虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

乘法器设计

  • 除法器的设计本文所采用的除法原理是:对于八位无符号被除数A

    除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C的高八位为余数,第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。

    标签: 除法器 除法 符号

    上传时间: 2017-07-20

    上传用户:redmoons

  • 系统辨识的最小二乘递推算法、辅助变量法、增广最小二乘法及偏差补偿法的matlab程序设计实例。

    系统辨识的最小二乘递推算法、辅助变量法、增广最小二乘法及偏差补偿法的matlab程序设计实例。

    标签: matlab 系统辨识 变量 最小二乘法

    上传时间: 2014-01-01

    上传用户:shinesyh

  • 动态规划:矩阵连乘问题的模拟程序 参考清华王晓东的<算法设计与分析>

    动态规划:矩阵连乘问题的模拟程序 参考清华王晓东的<算法设计与分析>

    标签: lt gt 动态规划 矩阵

    上传时间: 2017-08-02

    上传用户:stewart·

  • 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

    本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

    标签: Verilog HDL 程序 全加器

    上传时间: 2013-12-03

    上传用户:moerwang

  • 上传文件为:常用加法器verilog设计.rar

    上传文件为:常用加法器verilog设计.rar

    标签: verilog 加法器

    上传时间: 2014-11-18

    上传用户:nanfeicui

  • verilog设计加法器

    用verilog设计加法器,经modelsim仿真测试没问题。有问题请反馈。

    标签: verilog 加法器

    上传时间: 2017-02-26

    上传用户:zhangqi

  • Verilog设计的加法器

    用verilog设计的加法器,经过modelsim工具验证无问题。有问题请反馈。

    标签: Verilog 加法器

    上传时间: 2017-02-27

    上传用户:zhangqi

  • 基于51单片机的8乘8LED点阵显示屏的设计

    基于51单片机的8乘8LED点阵显示屏的设计这是一份非常不错的资料,欢迎下载,希望对您有帮助!

    标签: 51单片机 led 点阵显示屏

    上传时间: 2022-03-05

    上传用户:jiabin

  • 基于Altera的FPGA设计的硬件除法器

    基于Altera的FPGA设计的硬件除法器,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈

    标签: fpga 硬件除法器

    上传时间: 2022-05-20

    上传用户:

  • 地面数字电视广播系统中SRRC滤波器及FFT处理器的设计与FPGA实现.rar

    随着人们对数字电视和数字视频信息的需求越来越大,数字电视广播在中国迅速的发展起来。近几年,数字电视传输系统技术逐渐成熟,数字电视地面广播(DTTB)传输标准也于2006年8月30号正式出台。此标准技术是由我国多家单位联合研究的,具有自主知识产权的数字地面电视传输标准。DTTB系统标准的研究与仿真,具有巨大的实用价值和广阔的市场前景。 @@ 本文首先研究了地面数字电视广播标准中平方根升余弦(SRRC)滤波器(滚降系数为0.05)的结构设计,介绍了一种适合在FPGA中实现的高阶高速FIR滤波器的并行流水线结构。在本设计中,以CSD数优化滤波器系数,并运用简化加法器图(Reduced Adder Graph,RAG)算法进行改进,最后采用并行处理的转置型流水线结构实现。 @@ 接着研究数字电视地面传输标准采用的传输技术-OFDM的基本概念和技术特点,并研究了清华大学提出的DMB-T方案中TDS-OFDM信号帧的组成结构以及相关原理。 @@ 最后,本文针对OFDM调制所需要的3780点FFT处理器进行研究。为了保证OFDM信号的采样率和时域导频的采样率相同,以达到较好的同步性能,采用了3780个正交子载波的设计方案。在实现过程中,分析比较了多种算法的计算复杂性,设计出在硬件实现复杂度上进行优化的3780点FFT处理器的数据流流水线算法。之后,通过定点仿真比较各模块输出的动态范围和概率分布,设计出定点字长的优化方案,并分析计算了这一处理器的输出信噪比与内部各模块字长的关系,进一步降低了硬件实现复杂性。 @@关键字:数字电视地面广播传输(DTTB);平方根升余弦滤波器(SRRC);正交频分复用调制(OFDM);快速傅立叶变换(FFT); 3780

    标签: SRRC FPGA FFT

    上传时间: 2013-04-24

    上传用户:mdrd3080