32位加法器组成原理课程设计，串行进位完成，希望对大家有帮助
标签： 加法器
上传时间： 2014-01-07
上传用户：refent
JAVA课程设计 本计算器可以进行简单的四则运算（加、减、乘、除）但仅限于十进制下，还可以进行（八进制，十进制，十六进制）之间的相互转换，八进制最多可以输入19位数，十进制最多可以输入18位数，十六进制最多可以输入14位数,backspace表示退格, clear表示初始化，在window下直接运行（Jsp2003.bat）即可，界面为灰白对称。
上传时间： 2014-02-20
上传用户：王楚楚
vhdl语言实现的16乘16的点阵显示设计代码，调试通过，可借鉴
上传时间： 2014-01-21
上传用户：gxrui1991
经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的
上传时间： 2014-01-11
上传用户：windwolf2000
经过精心设计的除法器的代码，并在FPGA硬件平台实现和验证过的
上传时间： 2014-11-24
上传用户：sk5201314
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。
上传时间： 2014-11-23
上传用户：皇族传媒
用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.
上传时间： 2014-01-04
上传用户：shawvi
1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。
上传时间： 2014-01-22
上传用户：anng
通过汇编语言设计一个小程序来求一个数的阶乘
上传时间： 2014-01-03
上传用户：jyycc
一个用Java制作的实现“复数”各种操作的计算器。包括 加减乘除根模 自然对数 实幂指数 虚幂指数 正弦 余弦 正切。 主要是各种算法和类的设计。 可以供初学面向对象程序设计和Java的同学参考。
上传时间： 2016-12-01
上传用户：trepb001
