除法器的设计本文所采用的除法原理是：对于八位无符号被除数A - 免费下载

VHDL/FPGA/Verilog资源文件大小：2 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

yangbaochun

上传时间

2014-11-23 06:47

文件大小

2 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 yangbaochun 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。

源码文件列表

📂 共 1 个源码文件点击文件名可在线查看源代码

1 📃

divide.txt

大小: 3.71 KB

查看源码

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

除法器的设计本文所采用的除法原理是：对于八位无符号被除数A - 免费下载

📋 资源详细信息

资源简介

源码文件列表

立即下载此资源

资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

相关标签

相关资源推荐

📦 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

🏷️ 相关标签

🔗 相关资源推荐

除法器的设计本文所采用的除法原理是：对于八位无符号被除数A - 免费下载

资源简介

源码文件列表

立即下载此资源

资源说明

相关标签

相关资源推荐