代码搜索结果

此为实验五 利用硬件描述语言进行数字钟设计例程： count60 为60归0 vhdl 参考程序。 其中时钟输入inclk为p183脚，outputa、outputb分别接至芯片p168 p167 p166 p164 p163 p162 p161 p177 p176 p175 p174 p173 p172 p170.实验现象为60归0显示（数码管显示00-60）。

注1： 含有不可综合语句，请自行修改 注2： 一些PLD只允许I/O口对外三态，不支持内部三态，使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件，并在VHDL程序中例化

vhdl work "count_4.vhf"

vhdl work "C:\Xilinx91i\ISEexamples\count_4\count_4.vhf"

vhdl work sreg8.vhd vhdl work reg8.vhd vhdl work buf8.vhd vhdl work dec2to4.vhd vhdl work or1_ent.vhd vhdl work or2_ent.vhd vhdl work and_ent.vhd vhdl work project.vhd

vhdl work indicator.vhd

vhdl work testmachine.vhd

vhdl work testmachine.vhd vhdl work sreg8.vhd vhdl work reg8.vhd vhdl work buf8.vhd vhdl work dec2to4.vhd vhdl work or1_ent.vhd vhdl work or2_ent.vhd vhdl work and_ent.vhd vhdl work project.vh

-p xc4vfx12ff668-10 -lang vhdl system.mhs

-p xc4vfx12ff668-10 -lang vhdl