搜索结果

找到约 6,273 项符合 vhdl 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟

大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
https://www.eeworm.com/dl/663/146918.html
下载: 88
查看: 1109

VHDL/FPGA/Verilog VHDL代码编程,集合了众多优秀的实例,胜过任何一本书的例子,作为教学或程序开发中调用非常合适!

VHDL代码编程,集合了众多优秀的实例,胜过任何一本书的例子,作为教学或程序开发中调用非常合适!
https://www.eeworm.com/dl/663/157209.html
下载: 89
查看: 1090

VHDL/FPGA/Verilog ALU算术逻辑单元的简单实现,利用VHDL语言编写,可进行加法,减法,以及位的左右移动,只需一个时钟脉冲

ALU算术逻辑单元的简单实现,利用VHDL语言编写,可进行加法,减法,以及位的左右移动,只需一个时钟脉冲
https://www.eeworm.com/dl/663/165915.html
下载: 157
查看: 1136

VHDL/FPGA/Verilog 利用硬件描述语言VHDL设计交通灯电路,设计一个十字路口交通灯控制器

利用硬件描述语言VHDL设计交通灯电路,设计一个十字路口交通灯控制器,东西、南北方向有红灯、黄灯、绿灯,持续时间分别为45、5、40秒。
https://www.eeworm.com/dl/663/175647.html
下载: 50
查看: 1189

VHDL/FPGA/Verilog VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效

VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效,清零端为clrn,进位输出为co。
https://www.eeworm.com/dl/663/187589.html
下载: 89
查看: 1659

嵌入式/单片机编程 文档中给出了使用VHDL编写的频率的精确测量方法的代码,同时还有cPLD与e2rom等的接口代码

文档中给出了使用VHDL编写的频率的精确测量方法的代码,同时还有cPLD与e2rom等的接口代码
https://www.eeworm.com/dl/647/229359.html
下载: 148
查看: 1089

软件设计/软件工程 基于vhdl的数字钟 有闹钟,秒表,时钟,日期等功能 秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期

基于vhdl的数字钟 有闹钟,秒表,时钟,日期等功能 秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期
https://www.eeworm.com/dl/684/263013.html
下载: 173
查看: 1281

软件设计/软件工程 数字电路EDA入门,VHDL程序实例集, 北京邮电大学出版. 具有很高的参考价值,对学习程序很有帮助!

数字电路EDA入门,VHDL程序实例集, 北京邮电大学出版. 具有很高的参考价值,对学习程序很有帮助!
https://www.eeworm.com/dl/684/264198.html
下载: 151
查看: 1093

VHDL/FPGA/Verilog 使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。
https://www.eeworm.com/dl/663/291905.html
下载: 164
查看: 1104

汇编语言 利用汇编语言编写,VHDL,实现PWM波形转换电压,直接导入单片机即可运行,产生波形输出实现转换电压的功能.

利用汇编语言编写,VHDL,实现PWM波形转换电压,直接导入单片机即可运行,产生波形输出实现转换电压的功能.
https://www.eeworm.com/dl/644/300805.html
下载: 31
查看: 1182