搜索：verilog hdl 是什么？

VHDL/FPGA/Verilog verilog_soft学习资料 verilog_soft学习资料 verilog_soft学习资料

verilog_soft学习资料 verilog_soft学习资料 verilog_soft学习资料

https://www.eeworm.com/dl/663/487767.html

下载: 119

查看: 1151

verilog_soft

文件格式  熟悉verilog,帮助初学者尽快掌握verilog

熟悉verilog,帮助初学者尽快掌握verilog

https://www.eeworm.com/dl/639/254980.html

下载: 132

查看: 1040

verilog 初学者

其他  数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件

数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。

https://www.eeworm.com/dl/534/330916.html

下载: 72

查看: 1209

Verilog HDL 数字集成微电子学

VHDL/FPGA/Verilog 步进电机位置系统步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计已编译通过

步进电机位置系统步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计已编译通过

https://www.eeworm.com/dl/663/342532.html

下载: 180

查看: 1109

Verilog symbol block file

汇编语言  本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

https://www.eeworm.com/dl/644/482306.html

下载: 127

查看: 1916

Verilog HDL 程序全加器

VHDL/Verilog/EDA源码  全加器verilog程序

四位全加器verilog源码，简单实用！欢迎下载

https://www.eeworm.com/dl/504/16146.html

下载: 184

查看: 1359

verilog 全加器程序

VHDL/Verilog/EDA源码  AGC verilog实现

verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。

https://www.eeworm.com/dl/504/16169.html

下载: 31

查看: 1153

verilog AGC

教程资料  jepg verilog example

jepg verilog example

https://www.eeworm.com/dl/fpga/doc/18234.html

下载: 77

查看: 1076

example verilog jepg

教程资料  Cadence guide for verilog

Cadence guide for verilog

https://www.eeworm.com/dl/cadence/doc/18696.html

下载: 175

查看: 1102

Cadence verilog guide for

教程资料  verilog语法入门

很好的入门书

https://www.eeworm.com/dl/fpga/doc/32120.html

下载: 50

查看: 1088

verilog

搜索结果

按分类筛选