电路原理图 VHDL/Verilog/EDA源码 人工审核无毒

AGC verilog实现

所属分类 VHDL/Verilog/EDA源码
文件大小 4134 K
文件格式 RAR 文件
累计下载 31 次
分享作者
发布日期

资料详细技术说明

verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。

压缩包内文件清单(共 12 个文件)

包含 7 个可直接在线预览的源码/说明文档 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
8 DONE
agc.done 26 B
包内组件
9 HDB
agc.root_partition.cmp.hdb 12.8 KB
包内组件
10 KPT
agc.root_partition.map.kpt 2.3 KB
包内组件
11 KPT
agc.root_partition.cmp.kpt 213 B
包内组件
12 HDB
agc.root_partition.map.hdb 12.6 KB
包内组件

相关VHDL/Verilog/EDA源码资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分