搜索：verilog hdl 是什么？

VHDL/FPGA/Verilog 位加法器的verilog程序与4×4 乘法器的verilog描述！！！

位加法器的verilog程序与4×4 乘法器的verilog描述！！！

https://www.eeworm.com/dl/663/485540.html

下载: 22

查看: 1305

其他书籍  Testbenches have become an integral part of the design process, enabling you to verify that your HDL

Testbenches have become an integral part of the design process, enabling you to verify that your HDL model is sufficiently tested before implementing your design and helping you automate the design verification process. It is essential, therefore, that you have confidence your testbench is thoroughl ...

https://www.eeworm.com/dl/542/234385.html

下载: 52

查看: 1057

Testbenches enabling integral process

其他嵌入式/单片机内容  基于Verilong_HDL自动售货机的设计与实现

基于Verilong_HDL自动售货机的设计与实现，需要就下

https://www.eeworm.com/dl/687/268175.html

下载: 66

查看: 1116

Verilong_HDL 自动售货机

系统设计方案  适合高速Viterbi译码器的hdl的设计与实现

适合高速Viterbi译码器的hdl的设计与实现

https://www.eeworm.com/dl/678/345233.html

下载: 88

查看: 1068

Viterbi hdl 译码器

单片机开发  Verlog HDL 写得一款32路方波发生器

Verlog HDL 写得一款32路方波发生器，例子是4路可以自己加，相位可调，频率可调，占空比可调。具体参见readme.doc.此处只提供了源码包含顶层模块sgs32.v 子模块dds.v和pll设置模块altp.v及波形驱动文件

https://www.eeworm.com/dl/648/375960.html

下载: 99

查看: 1111

Verlog HDL 方波发生器

嵌入式/单片机编程  16个常用HDL编码打包上传包括记数器

16个常用HDL编码打包上传包括记数器，多路选择器，全加/半加器等，均通过modsim验证

https://www.eeworm.com/dl/647/434253.html

下载: 160

查看: 1028

HDL 编码记数

其他书籍  四位密码锁,用HDL硬件语言实现

四位密码锁,用HDL硬件语言实现，简单实用。

https://www.eeworm.com/dl/542/442599.html

下载: 195

查看: 1075

HDL 密码锁硬件语言

技术资料  基于Verilpg-HDL的轴承振动噪声电压峰值检测

介绍模拟峰值电压的检测方式，叙述基于Verilpg-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilpg-HDL主模块部分。

https://www.eeworm.com/dl/920967.html

下载: 7

查看: 9247

Verilpg-HDL

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图

基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图　　9.7.4 计数模块的设计与实现　　9.7.5 译码模块的设计与实现　　9.7.6 步进电机驱动的Verilog-HDL描述　　　9.7.7 编译指令-"宏替换`define"的使用 ...

https://www.eeworm.com/dl/663/197561.html

下载: 158

查看: 1240

Verilog-HDL 步进电机驱动 9.7 硬件电路

VHDL/FPGA/Verilog 本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v)

本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。

https://www.eeworm.com/dl/663/395090.html

下载: 127

查看: 1229

EEPROM eeprom_wr verilog eeprom

搜索结果

按分类筛选