搜索：system verilog - 虫虫下载站

VHDL/FPGA/Verilog USB 1.1 PHY的代码

USB 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言

https://www.eeworm.com/dl/663/170891.html

下载: 79

查看: 1075

其他书籍  超星电子图书

超星电子图书，关于VERILOG的书籍，对VERILOG 有深入的讲解。

https://www.eeworm.com/dl/542/457635.html

下载: 21

查看: 1047

超星电子图书

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　

基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　9.1.4 逻辑框图　　9.1.5 延时模块的详细描述及仿真　　9.1.6 功能模块Verilog-HDL描述的模块化方法　　9.1.7 输入检测模块的详细描述及仿真　　9.1.8 计 ...

https://www.eeworm.com/dl/663/197552.html

下载: 137

查看: 1320

Verilog-HDL 9.1 功能描述

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现

基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现　　9.4.4 while循环语句的使用方法　　9.4.5 门控信号发生模块的设计与实现　　9.4.6 频率计的Verilog-HDL描述　　9.4.7 频率计的硬件实现 ...

https://www.eeworm.com/dl/663/197558.html

下载: 29

查看: 1130

Verilog-HDL 9.4 脉冲频率

VHDL/FPGA/Verilog FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

https://www.eeworm.com/dl/663/444623.html

下载: 159

查看: 1235

Verilog EP1C6F FPGA Mars

系统设计方案  In modern design of digital sysytem,FPGAis widely used,particularly in processing baseband and contr

In modern design of digital sysytem,FPGAis widely used,particularly in processing baseband and controlling whole system.The core of this system is based on FPGA.

https://www.eeworm.com/dl/678/379546.html

下载: 181

查看: 1076

particularly processing baseband digital

技术资料  FPGA 135个经典设计实例

verilog 135个经典实例，让你轻松掌握FPGA 中verilog程序设计

https://www.eeworm.com/dl/983316.html

下载: 1

查看: 3438

FPGA 经典

技术资料  SDHC_driver_1818.rar

SDHC Driver for embeded system

https://www.eeworm.com/dl/904500.html

下载: 1

查看: 9043

SDHC_driver 1818

VHDL/FPGA/Verilog 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

https://www.eeworm.com/dl/663/182650.html

下载: 199

查看: 1194

verilog 加法器 HDL 进位

VHDL/FPGA/Verilog 用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效三、输入信号说明：输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”， ...

https://www.eeworm.com/dl/663/200856.html

下载: 28

查看: 1336

verilog 2MHz DIN CLK

搜索结果

按分类筛选