搜索结果
找到约 804 项符合
modelSim 的查询结果
按分类筛选
- 全部分类
- 技术资料 (350)
- VHDL/FPGA/Verilog (169)
- 学术论文 (95)
- 教程资料 (24)
- 可编程逻辑 (19)
- 其他书籍 (16)
- 其他 (12)
- 软件设计/软件工程 (9)
- 电子书籍 (8)
- 开发工具 (7)
- 仿真技术 (6)
- EDA相关 (4)
- 嵌入式综合 (4)
- 系统设计方案 (4)
- 精品软件 (4)
- 源码 (3)
- 应用设计 (3)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- ALTERA FPGA开发软件 (3)
- 模拟电子 (3)
- 通讯编程文档 (3)
- 微处理器开发 (3)
- matlab例程 (3)
- 软件 (2)
- 单片机编程 (2)
- 通讯/手机编程 (2)
- 书籍源码 (2)
- 实用工具 (2)
- XILINX FPGA开发软件 (2)
- 嵌入式/单片机编程 (2)
- 单片机开发 (2)
- Modelsim (2)
- VIP专区 (2)
- 书籍 (1)
- 教程 (1)
- 手册 (1)
- 笔记 (1)
- PCB相关 (1)
- 设计相关 (1)
- DSP编程 (1)
- 其他文档 (1)
- 技术书籍 (1)
- 教材/考试/认证 (1)
- 软件工程 (1)
- 资料/手册 (1)
- 视频教程 (1)
- 通信网络 (1)
- 教程资料 (1)
- 串口编程 (1)
- SCSI/ASPI (1)
- 文件格式 (1)
- 其他数据库 (1)
- uCOS (1)
- 文章/文档 (1)
- FlashMX/Flex源码 (1)
- 其他嵌入式/单片机内容 (1)
- GPS编程 (1)
- 3G开发 (1)
- 软件测试 (1)
VHDL/FPGA/Verilog Intel微处理器8088的VHDL实现
Intel微处理器8088的VHDL实现，可以用ModelSim进行仿真测试。
VHDL/Verilog/EDA源码 RISC—cpu
通过modelsim软件编写源代码并且仿真实现 精简的CPU设计
应用设计 verilog设计加法器
用verilog设计加法器，经modelsim仿真测试没问题。有问题请反馈。
技术资料 verilog维特比卷积译码
基于FPGA的维特比卷积译码程序，采用verilog语言编写，且包括modelsim仿真
技术资料 Quartus_ii_10.0教程
Quartus_ii_10.0教程(包含modelsim仿真).需要的可以下载，免积分的。
VHDL/FPGA/Verilog 汉明码的编结码模块
汉明码的编结码模块，用verilog写成，为Modelsim下的一个工程。
VHDL/FPGA/Verilog CRC循环校验码的VERILOG源文件
CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。
VHDL/FPGA/Verilog 11 阶FIR 数字滤波器,verolog描述
11 阶FIR 数字滤波器,verolog描述，通过modelsim 6.0 仿真，Quartue综合
串口编程 好用的UART通信源码
好用的UART通信源码，使用Verilog 编写 在QUARTUS下完成，并用ModelSim仿真通过
XILINX FPGA开发软件 phase_test
锁相环中的鉴频和鉴相作用的功能实现，通过modelsim仿真调试通过。