verilog维特比卷积译码
基于FPGA的维特比卷积译码程序,采用verilog语言编写,且包括modelsim仿真...
基于FPGA的维特比卷积译码程序,采用verilog语言编写,且包括modelsim仿真...
卷积码的维特比译码,约束长度为9,分别采用硬判决和软判决实现...
此算法是现代数字信号处理的一种,卷积编码和维特比译码程序Convolutional Encoder / Viterbi Decoder,是现代数字信号处理的常用算法,在国外的算法中常见此算法。用C语言编写,可直接用于C开发的平台,省去调试时间。...
卷积编码、维特比译码的MATLAB代码,程序来自《现代通信系统-使用matlab》英文版,个人用着不错:)...
卷积码的维特比译码仿真,基于MATLAB的一种源代码,很实用的...