搜索：hdl - 虫虫下载站

VHDL/FPGA/Verilog 用verilog HDL编写的基于fpga的动态数码管显示程序。

用verilog HDL编写的基于fpga的动态数码管显示程序。

https://www.eeworm.com/dl/663/463166.html

下载: 162

查看: 1155

VHDL/FPGA/Verilog 用Verilog HDL编写的秒表设计

用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。

https://www.eeworm.com/dl/663/463172.html

下载: 106

查看: 1046

VHDL/FPGA/Verilog 用verilog HDL 写的时钟程序

用verilog HDL 写的时钟程序，在DE2上实现了。

https://www.eeworm.com/dl/663/463850.html

下载: 50

查看: 1165

VHDL/FPGA/Verilog 包中包括, DW8051完整的Verilog HDL代码两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8

包中包括, DW8051完整的Verilog HDL代码两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计 ...

https://www.eeworm.com/dl/663/463885.html

下载: 78

查看: 1532

VHDL/FPGA/Verilog 海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述

海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述

https://www.eeworm.com/dl/663/464847.html

下载: 61

查看: 1025

VHDL/FPGA/Verilog RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据

RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据，执行操作后异步每比特输出。

https://www.eeworm.com/dl/663/464851.html

下载: 176

查看: 1040

VHDL/FPGA/Verilog 移位运算器SHIFTER 使用Verilog HDL 语言编写

移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 ...

https://www.eeworm.com/dl/663/465033.html

下载: 86

查看: 1075

家庭/个人应用  用verilog HDL语言编写的家用空调温度控制器

用verilog HDL语言编写的家用空调温度控制器，可实现手动，自动控制两种模式，并可实现报警功能。

https://www.eeworm.com/dl/667/465933.html

下载: 121

查看: 1054

VHDL/FPGA/Verilog 简弘伦：Verilog HDL IC设计核心技术实例详解源代码,更新版本

简弘伦：Verilog HDL IC设计核心技术实例详解源代码,更新版本

https://www.eeworm.com/dl/663/466956.html

下载: 118

查看: 1063

VHDL/FPGA/Verilog 用verilog HDL编写的并串转换模块

用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合

https://www.eeworm.com/dl/663/467061.html

下载: 70

查看: 1090

搜索结果

按分类筛选