搜索：hDl - 虫虫下载站

VHDL/FPGA/Verilog 用Verilog HDL编写的秒表设计

用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。

https://www.eeworm.com/dl/663/463172.html

下载: 106

查看: 1074

Verilog HDL 编写秒表设计

VHDL/FPGA/Verilog 用verilog HDL 写的时钟程序

用verilog HDL 写的时钟程序，在DE2上实现了。

https://www.eeworm.com/dl/663/463850.html

下载: 50

查看: 1201

verilog HDL 时钟程序

书籍  Verilog_HDL_华为入门教程

华为verilog教程，对初学接触verilog的自学人员有快捷了解其使用方法和进行实际应用的效果

https://www.eeworm.com/dl/514994.html

下载: 2

查看: 53

Verilog_HDL 华为入门教程

教程  常用模块的Verilog-HDL设计

常用模块的Verilog-HDL设计

https://www.eeworm.com/dl/521374.html

查看: 85

Verilog-HDL 模块

技术资料  基于Verilog-HDL的DDS设计

基于Verilog-HDL的DDS设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！

https://www.eeworm.com/dl/747701.html

下载: 10

查看: 1370

Verilog-HDL dds hdl

技术资料  Verilog_HDL_华为入门教程

《Verilog_HDL_华为入门教程》是一本FPGA设计入门的好书

https://www.eeworm.com/dl/843664.html

下载: 5

查看: 6879

verilog_hdl 华为教程

技术资料  Verilog-HDL-华为入门教程

Verilog-HDL-华为入门教程,免费为大家分享，希望对你有所帮助

https://www.eeworm.com/dl/845084.html

下载: 4

查看: 606

华为教程 Verilog-HDL

技术资料  常用模块的Verilog-HDL设计

Verilog HDL是一种硬件描述语言（，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cade ...

https://www.eeworm.com/dl/845105.html

下载: 8

查看: 7279

模块 verilog hdl

技术资料  Verilog_HDL的基本语法大全

阐述了Verilog语言的基本语法，这是一本定位于Verilog语言初学者必须要首先看懂的一本电子书

https://www.eeworm.com/dl/850938.html

下载: 6

查看: 6592

verilog_hdl 语法

技术资料  Verilog_HDL_那些事儿_时序篇

学习Verilog需要注意的地方，讲解详细认真，值得推荐

https://www.eeworm.com/dl/855881.html

下载: 7

查看: 5088

Verilog_HDL 时序

搜索结果

按分类筛选