搜索：Verilog HDL - 虫虫下载站

基于FPGA设计的字符VGA&nbsp; LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input&nbsp; &nbsp; &nbsp; &nbsp; &n ...

https://www.eeworm.com/dl/747447.html

下载: 3

查看: 5665

fpga vga lcd

技术资料  基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR

基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps ...

https://www.eeworm.com/dl/747450.html

下载: 9

查看: 9668

fpga sdram verilog quartus

技术资料  基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA

基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp;clk, input&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &n ...

https://www.eeworm.com/dl/747453.html

下载: 1

查看: 4326

fpga vga显示 verilog quartus

技术资料  VERILOG 代码包括UART_baudrate UART_rx UART_tx 三个逻辑模块

VERILOG串口代码，包括UART_baudrate UART_rx  UART_tx 三个逻辑模块QUARTUS 18.0工程源码，

https://www.eeworm.com/dl/829158.html

下载: 2

查看: 1144

verilog

技术资料  verilog 程序设计实例学习基础教程 FPGA教学实验150例程源码

verilog 程序设计实例学习基础教程 FPGA教学实验150例程源码

https://www.eeworm.com/dl/833817.html

下载: 9

查看: 560

verilog

技术资料  用Verilog写的cordic相位鉴别采用8级的流水线的硬件设计

用Verilog写的cordic相位鉴别，采用8级的流水线的硬件设计，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

https://www.eeworm.com/dl/834050.html

下载: 1

查看: 2274

verilog

技术资料  MDIO Verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设

MDIO Verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设

https://www.eeworm.com/dl/837038.html

下载: 2

查看: 5952

verilog soc 接口

搜索结果

按分类筛选

VHDL/FPGA/Verilog TI 的TMS320C54X的DSP的芯片软核verilog源代码

VHDL/FPGA/Verilog 是数字信号处理的FPGA实现中所有程序（书中为VHDL)的verilog代码

VHDL/FPGA/Verilog Verilog 实现的电话计费器信号定义：decide：电话局反馈回来的信号

技术资料  基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明

技术资料  基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR

技术资料  基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA

技术资料  VERILOG 代码包括UART_baudrate UART_rx UART_tx 三个逻辑模块

技术资料  verilog 程序设计实例学习基础教程 FPGA教学实验150例程源码

技术资料  用Verilog写的cordic相位鉴别采用8级的流水线的硬件设计

技术资料  MDIO Verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设