搜索结果

找到约 4,703 项符合 Verilog 的查询结果
相关度 上传时间 下载量 查看数
共 4,703 条结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 小例子,关于Verilog HDL语言的一些小练习,可供初学者进行参考.

小例子,关于Verilog HDL语言的一些小练习,可供初学者进行参考.
https://www.eeworm.com/dl/663/285142.html
下载: 133
查看: 1093

VHDL/FPGA/Verilog 小例子,关于Verilog HDL语言的一些小练习,可供初学者进行参考.

小例子,关于Verilog HDL语言的一些小练习,可供初学者进行参考.
https://www.eeworm.com/dl/663/285143.html
下载: 135
查看: 1072

VHDL/FPGA/Verilog 小例子,关于Verilog HDL语言的一些小练习,可供初学者进行参考.

小例子,关于Verilog HDL语言的一些小练习,可供初学者进行参考.
https://www.eeworm.com/dl/663/285144.html
下载: 164
查看: 1078

VHDL/FPGA/Verilog Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核

Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。
https://www.eeworm.com/dl/663/288043.html
下载: 63
查看: 1171

VHDL/FPGA/Verilog FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用
https://www.eeworm.com/dl/663/288784.html
下载: 101
查看: 1298

USB编程 实现了USB接口。介绍了如何使用VERILOG语言实现USB的程序设计。

实现了USB接口。介绍了如何使用VERILOG语言实现USB的程序设计。
https://www.eeworm.com/dl/643/290574.html
下载: 95
查看: 1091

VHDL/FPGA/Verilog verilog描述 23：59：59-00：00：00自减计时器 按set键

verilog描述 23：59：59-00：00：00自减计时器 按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时， 在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换， 暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态 ...
https://www.eeworm.com/dl/663/302123.html
下载: 81
查看: 1070

VHDL/FPGA/Verilog 基于FPGA的交通灯系统控制程序。用的是verilog.

基于FPGA的交通灯系统控制程序。用的是verilog.
https://www.eeworm.com/dl/663/309977.html
下载: 150
查看: 1126

VHDL/FPGA/Verilog 基于cpld的pwm控制设计 采用vhdl.verilog语言设计 对大家比较有用

基于cpld的pwm控制设计 采用vhdl.verilog语言设计 对大家比较有用
https://www.eeworm.com/dl/663/313684.html
下载: 124
查看: 1124

微处理器开发 《数字设计和计算机体系结构》一书MIPS verilog源码。

《数字设计和计算机体系结构》一书MIPS verilog源码。
https://www.eeworm.com/dl/655/318372.html
下载: 81
查看: 1066