虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

  • 资源大小：114 K
  • 上传时间： 2016-04-26
  • 上传用户：Mrsliu
  • 资源积分：2 下载积分
  • 标      签： Verilog ASSIGN ALWAYS FPGA

资 源 简 介

FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1