提供《小例子,关于Verilog HDL语言的一些小练习,可供参考.》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 361 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
full_add5.v
373 B
包内组件
2
FILE
count4.v
181 B
包内组件
3
FILE
add4_1.v
305 B
包内组件
4
FILE
full_add2.v
155 B
包内组件
5
FILE
mux4_1c.v
236 B
包内组件
6
FILE
half_add2.v
109 B
包内组件
7
FILE
half_add1.v
107 B
包内组件
8
FILE
full_add1.v
208 B
包内组件
9
FILE
add4_3.v
192 B
包内组件
10
FILE
mux2_1c.v
97 B
包内组件
11
FILE
mux4_1d.v
174 B
包内组件
12
FILE
mux2_1b.v
161 B
包内组件