verilog描述 23：59：59-00：00：00自减计时器按set键 - 免费下载

VHDL/FPGA/Verilog资源文件大小：3 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

rentianchou

上传时间

2013-12-17 08:29

文件大小

3 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 rentianchou 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

verilog描述 23：59：59-00：00：00自减计时器按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时，在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换，暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态

源码文件列表

📂 共 1 个源码文件点击文件名可在线查看源代码

1 📄

minusself23to0.v

大小: 12.14 KB

查看源码

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

verilog描述 23：59：59-00：00：00自减计时器按set键 - 免费下载

📋 资源详细信息

资源简介

源码文件列表

立即下载此资源

资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

相关标签

相关资源推荐

📦 verilog描述 23：59：59-00：00：00自减计时器 按set键 - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

🏷️ 相关标签

🔗 相关资源推荐

verilog描述 23：59：59-00：00：00自减计时器按set键 - 免费下载

资源简介

源码文件列表

立即下载此资源

资源说明

相关标签

相关资源推荐