搜索结果

找到约 4,703 项符合 Verilog 的查询结果
相关度 上传时间 下载量 查看数
共 4,703 条结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 本文件是利用verilog实现的3-8译码器

本文件是利用verilog实现的3-8译码器
https://www.eeworm.com/dl/663/336911.html
下载: 62
查看: 1085

VHDL/FPGA/Verilog 标准SDR SDRAM控制器参考设计_verilog_latticesdr_ctrl.v

标准SDR SDRAM控制器参考设计_verilog_lattice\sdr_ctrl.v
https://www.eeworm.com/dl/663/338599.html
下载: 60
查看: 1081

VHDL/FPGA/Verilog Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8

Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8
https://www.eeworm.com/dl/663/346825.html
下载: 158
查看: 1254

VHDL/FPGA/Verilog FPGA的存储器代码的VHDL,verilog描述及测试代码

FPGA的存储器代码的VHDL,verilog描述及测试代码
https://www.eeworm.com/dl/663/348900.html
下载: 22
查看: 1283

VHDL/FPGA/Verilog FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
https://www.eeworm.com/dl/663/351810.html
下载: 131
查看: 1065

其他 to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image

to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image
https://www.eeworm.com/dl/534/353420.html
下载: 193
查看: 1093

VHDL/FPGA/Verilog Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。
https://www.eeworm.com/dl/663/353951.html
下载: 103
查看: 1140

VHDL/FPGA/Verilog 8051core-Verilog FPGA的51单片机内核源代码!

8051core-Verilog FPGA的51单片机内核源代码!
https://www.eeworm.com/dl/663/358573.html
下载: 59
查看: 1609

VHDL/FPGA/Verilog SAP-1的硬體描述語言(使用Verilog語言)

SAP-1的硬體描述語言(使用Verilog語言)
https://www.eeworm.com/dl/663/359862.html
下载: 128
查看: 1110

嵌入式/单片机编程 使用verilog语言控制CPLD通过红外收发器进行红外通讯

使用verilog语言控制CPLD通过红外收发器进行红外通讯，其中simple.qpf为发送端的工程文件，recive文件夹中的recive.qpf是接收端工程文件
https://www.eeworm.com/dl/647/361250.html
下载: 58
查看: 1077