搜索结果
找到约 115 项符合
全加器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 3级流水线
3级流水线，含4元件的22位全加器的VHDL语言实现，适用于altera系列的FPGA
技术资料 加法器verilog代码
代码是用verilog编写的加法器的源代码，有进位选择，连波进位，还有进位跳跃多种方法描述全加器
其他 该程序是用quartus II作为开发工具
该程序是用quartus II作为开发工具，用verilog语言编写，实现全加器功能的实例。对初学者很有意义
其他书籍 各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC) ...
并行计算 本程序完成带进位输入输出的四位二进制加法运算
本程序完成带进位输入输出的四位二进制加法运算，编程思想采用真值表转换成布尔方程式，利用循环语句将一位全加器编为四位加法器。
技术资料 quartus仿真程序
适用于数字电路设计与验证的仿真工具集，包含四位全加器、同步可逆计数器、4-16译码器及多路波形发生器的完整测试环境，便于快速验证逻辑功能与时序特性。
VHDL/FPGA/Verilog 用VHDL写的源代码程序
用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。
VHDL/FPGA/Verilog 这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器
这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器，通过独特的3次映射一位全加器的方法从而实现七人表决器的功能，与网络上任何其他的七人表决器源码决无雷同。