pfa.v

来自「6x6 bit digital multiplier」· Verilog 代码 · 共 9 行

module PFA (A, B, P, G);

output P,G;
input A,B;

and (G, A, B);
xor (P, A, B);

endmodule