myclock.tan.rpt
来自「用VHDL语言实现一个能显示时、分、秒的时钟:可分别进行时和分的手动校正;12小」· RPT 代码 · 共 316 行 · 第 1/5 页
RPT
316 行
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; clk_and_modify:u2|hour_h[1] ; clk_and_modify:u2|hour_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[0] ; display:u4|mux_out[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[1] ; display:u4|mux_out[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[2] ; display:u4|mux_out[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[0] ; display:u4|mux_out[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[1] ; display:u4|mux_out[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[2] ; display:u4|mux_out[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[0] ; display:u4|mux_out[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[1] ; display:u4|mux_out[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; display:u4|q[2] ; display:u4|mux_out[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_h[1] ; clk_and_modify:u2|hour_l[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[1] ; clk_and_modify:u2|hour_l[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[0] ; clk_and_modify:u2|hour_h[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_h[0] ; clk_and_modify:u2|hour_h[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[3] ; clk_and_modify:u2|hour_h[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_h[1] ; clk_and_modify:u2|hour_h[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[1] ; clk_and_modify:u2|hour_h[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[2] ; clk_and_modify:u2|hour_h[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[0] ; clk_and_modify:u2|hour_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[3] ; clk_and_modify:u2|hour_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_h[1] ; clk_and_modify:u2|hour_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[1] ; clk_and_modify:u2|hour_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|hour_l[2] ; clk_and_modify:u2|hour_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[0] ; clk_and_modify:u2|min_h[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[1] ; clk_and_modify:u2|min_h[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[3] ; clk_and_modify:u2|min_h[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[2] ; clk_and_modify:u2|min_h[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_h[1] ; clk_and_modify:u2|min_h[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_h[0] ; clk_and_modify:u2|min_h[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_h[2] ; clk_and_modify:u2|min_h[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[0] ; clk_and_modify:u2|min_h[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[1] ; clk_and_modify:u2|min_h[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[3] ; clk_and_modify:u2|min_h[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[2] ; clk_and_modify:u2|min_h[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_h[2] ; clk_and_modify:u2|min_h[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[0] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[3] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[2] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[1] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_h[1] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_h[0] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_h[2] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[0] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[1] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[3] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[2] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_h[2] ; clk_and_modify:u2|min_l[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[0] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[3] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[2] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[1] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_h[1] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_h[0] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_h[2] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[0] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[1] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[3] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_l[2] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|min_h[2] ; clk_and_modify:u2|min_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[0] ; clk_and_modify:u2|sec_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[2] ; clk_and_modify:u2|sec_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; clk_and_modify:u2|sec_l[1] ; clk_and_modify:u2|sec_l[0] ; clk ; clk ; None ; None ; None ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; distribute_frq:u1|q1[1] ; distribute_frq:u1|q1[4] ; clk ; clk ; None ; None ; None ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; distribute_frq:u1|q1[4] ; distribute_frq:u1|q1[4] ; clk ; clk ; None ; None ; None ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?