word_en_ctr.v

这是我做的一个BCH译码模块硬件语言模块

module word_en_ctr(clk,rst,word_en,d1,d15,d16,d17,d18,d19,d31,d32,d33,d34,d35,d36,start);
    input [0:0] clk;
    input [0:0] rst;
    input [0:0] word_en;
    output [0:0] d1;
	 output [0:0] d15;
    output [0:0] d16;
    output [0:0] d17;
    output [0:0] d18;
    output [0:0] d19;
    output [0:0] d31;
    output [0:0] d32;
    output [0:0] d33;
    output [0:0] d34;
	 output [0:0] d35;
	 output [0:0] d36;
    output [0:0] start;
	 
	 reg [0:35]	delay_reg;
	 reg temp;


	 assign start=temp;
	 assign d1=delay_reg[1];
	 assign d15=delay_reg[14];
	 assign d16=delay_reg[15];
	 assign d17=delay_reg[16];
	 assign d18=delay_reg[17];
	 assign d19=delay_reg[18];
	 assign d31=delay_reg[30];
	 assign d32=delay_reg[31];
	 assign d33=delay_reg[32];
	 assign d34=delay_reg[33];
	 assign d35=delay_reg[34];
	 assign d36=delay_reg[35];
	 always @(posedge clk or negedge rst)
	    begin
		    if(!rst)
			   delay_reg<=0;
			  else
			   delay_reg<={word_en,delay_reg[0:34]};
		  end


	  always @(posedge clk or negedge rst)
	     begin 
		     if(!rst)
			     temp<=0;
			  else if(word_en)
			     temp<=1;
			  else if(delay_reg[30])
			      temp<=0;
			end
			    



endmodule