dividend4.fit.rpt

本设计是一个八位被除数除以四位除数

+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                             ;
+----------------------------+------------+------+-----------------------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name               ; Library Name ;
+----------------------------+------------+------+-----------------------------------+--------------+
; |dividend4                 ; 37         ; 27   ; |dividend4                        ; work         ;
;    |diag_c:u2|             ; 1          ; 0    ; |dividend4|diag_c:u2              ; work         ;
;    |shift:u4|              ; 9          ; 0    ; |dividend4|shift:u4               ; work         ;
;    |state_graph:u5|        ; 10         ; 0    ; |dividend4|state_graph:u5         ; work         ;
;       |srg4:u1|            ; 3          ; 0    ; |dividend4|state_graph:u5|srg4:u1 ; work         ;
;    |sub_5:u3|              ; 8          ; 0    ; |dividend4|sub_5:u3               ; work         ;
+----------------------------+------------+------+-----------------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                ;
+---------------------------------+----------+---------+----------------------+--------+----------------------+------------------+
; Name                            ; Location ; Fan-Out ; Usage                ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------+----------+---------+----------------------+--------+----------------------+------------------+
; clk                             ; PIN_83   ; 19      ; Clock                ; yes    ; On                   ; --               ;
; dividend_in[0]                  ; PIN_34   ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; dividend_in[1]                  ; PIN_52   ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; dividend_in[2]                  ; PIN_81   ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; dividend_in[3]                  ; PIN_4    ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; dividend_in[4]                  ; PIN_33   ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; dividend_in[5]                  ; PIN_80   ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; dividend_in[6]                  ; PIN_24   ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; dividend_in[7]                  ; PIN_5    ; 2       ; Async. clear, Preset ; no     ; --                   ; --               ;
; state_graph:u5|load             ; LC10     ; 10      ; Async. clear, Preset ; no     ; --                   ; --               ;
; state_graph:u5|srg4:u1|srg_4[0] ; LC34     ; 9       ; Clock                ; no     ; --                   ; --               ;
; state_graph:u5|srg4:u1|srg_4[1] ; LC7      ; 10      ; Clock                ; no     ; --                   ; --               ;
; state_graph:u5|srg4:u1|srg_4[2] ; LC14     ; 2       ; Clock                ; no     ; --                   ; --               ;
+---------------------------------+----------+---------+----------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 19      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; diag_c:u2|c                     ; 13      ;
; state_graph:u5|load             ; 10      ;
; state_graph:u5|srg4:u1|srg_4[1] ; 10      ;
; state_graph:u5|srg4:u1|srg_4[0] ; 9       ;
; divisor[1]                      ; 8       ;
; divisor[0]                      ; 8       ;
; shift:u4|shiftin[4]             ; 8       ;
; quotient[0]~en                  ; 8       ;
; state_graph:u5|state[0]         ; 7       ;
; state_graph:u5|state[2]         ; 7       ;
; state_graph:u5|state[1]         ; 7       ;
; divisor[2]                      ; 6       ;
; shift:u4|shiftin[6]             ; 6       ;
; shift:u4|shiftin[5]             ; 6       ;
; divisor[3]                      ; 5       ;
; shift:u4|shiftin[7]             ; 5       ;
; st                              ; 3       ;
; sub_5:u3|differin~57            ; 3       ;
; dividend_in[7]                  ; 2       ;
; dividend_in[6]                  ; 2       ;
; dividend_in[5]                  ; 2       ;
; dividend_in[4]                  ; 2       ;
; dividend_in[3]                  ; 2       ;
; dividend_in[2]                  ; 2       ;
; dividend_in[1]                  ; 2       ;
; dividend_in[0]                  ; 2       ;
; state_graph:u5|overflow         ; 2       ;
; shift:u4|shiftin[0]             ; 2       ;
; sub_5:u3|differin[3]            ; 2       ;
; sub_5:u3|differin~58            ; 2       ;
; sub_5:u3|differin~56            ; 2       ;
; sub_5:u3|differin[2]            ; 2       ;
; sub_5:u3|differin[1]            ; 2       ;
; sub_5:u3|differin[0]            ; 2       ;
; shift:u4|shiftin[3]             ; 2       ;
; shift:u4|shiftin[2]             ; 2       ;
; shift:u4|shiftin[1]             ; 2       ;
; state_graph:u5|isover           ; 2       ;
; state_graph:u5|srg4:u1|srg_4[2] ; 2       ;
; state_graph:u5|input            ; 2       ;
; sub_5:u3|differin~80            ; 1       ;
; sub_5:u3|differin~75            ; 1       ;
; sub_5:u3|differin~69            ; 1       ;
; sub_5:u3|differin~67            ; 1       ;
; quotient[0]~reg0                ; 1       ;
; diag_c:u2|LessThan0~369         ; 1       ;
; shift:u4|shiftin[8]             ; 1       ;
; remainder[3]~reg0               ; 1       ;
; sub_5:u3|differin~55            ; 1       ;
; sub_5:u3|differin~54            ; 1       ;
+---------------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 1 / 6 ( 17 % )    ;
; PIA buffers                ; 44 / 288 ( 15 % ) ;
; PIAs                       ; 44 / 288 ( 15 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.50) ; Number of LABs  (Total = 3) ;
+----------------------------------------------+-----------------------------+
; 0 - 1                                        ; 5                           ;
; 2 - 3                                        ; 0                           ;
; 4 - 5                                        ; 0                           ;
; 6 - 7                                        ; 1                           ;
; 8 - 9                                        ; 0                           ;
; 10 - 11                                      ; 0                           ;