detect_high.tan.rpt

利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用

; N/A   ; None         ; 1.551 ns   ; reset  ; high_time[21]~reg0 ; clk      ;
; N/A   ; None         ; 1.551 ns   ; reset  ; high_time[22]~reg0 ; clk      ;
; N/A   ; None         ; 1.551 ns   ; reset  ; high_time[23]~reg0 ; clk      ;
; N/A   ; None         ; 1.551 ns   ; reset  ; high_time[26]~reg0 ; clk      ;
; N/A   ; None         ; 1.538 ns   ; reset  ; high_time[10]~reg0 ; clk      ;
; N/A   ; None         ; 1.538 ns   ; reset  ; high_time[11]~reg0 ; clk      ;
; N/A   ; None         ; 1.538 ns   ; reset  ; high_time[12]~reg0 ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[0]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[1]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[2]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[3]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[4]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[5]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[6]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[7]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[8]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[9]       ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[10]      ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[11]      ; clk      ;
; N/A   ; None         ; 1.359 ns   ; enable ; count_int[12]      ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[0]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[1]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[2]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[3]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[4]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[5]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[6]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[7]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[8]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[9]       ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[10]      ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[11]      ; clk      ;
; N/A   ; None         ; 1.346 ns   ; reset  ; count_int[12]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[13]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[14]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[15]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[16]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[17]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[18]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[19]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[20]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[21]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[22]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[23]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[24]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[25]      ; clk      ;
; N/A   ; None         ; 1.289 ns   ; enable ; count_int[26]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[13]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[14]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[15]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[16]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[17]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[18]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[19]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[20]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[21]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[22]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[23]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[24]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[25]      ; clk      ;
; N/A   ; None         ; 1.276 ns   ; reset  ; count_int[26]      ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[0]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[1]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[2]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[3]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[4]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[5]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[6]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[7]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[8]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[9]~reg0  ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[13]~reg0 ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[14]~reg0 ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[15]~reg0 ; clk      ;
; N/A   ; None         ; 1.117 ns   ; enable ; high_time[16]~reg0 ; clk      ;
; N/A   ; None         ; 0.834 ns   ; reset  ; high_time[0]~reg0  ; clk      ;
; N/A   ; None         ; 0.834 ns   ; reset  ; high_ti