detect_high.tan.rpt
来自「利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用」· RPT 代码 · 共 397 行 · 第 1/5 页
RPT
397 行
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[15] ; count_int[25] ; clk ; clk ; None ; None ; 2.535 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[4] ; count_int[13] ; clk ; clk ; None ; None ; 2.540 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[1] ; count_int[11] ; clk ; clk ; None ; None ; 2.531 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[13] ; count_int[23] ; clk ; clk ; None ; None ; 2.525 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[10] ; count_int[20] ; clk ; clk ; None ; None ; 2.521 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[6] ; count_int[16] ; clk ; clk ; None ; None ; 2.516 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[8] ; count_int[18] ; clk ; clk ; None ; None ; 2.516 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[2] ; count_int[11] ; clk ; clk ; None ; None ; 2.500 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[3] ; count_int[12] ; clk ; clk ; None ; None ; 2.500 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[0] ; count_int[9] ; clk ; clk ; None ; None ; 2.499 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[16] ; count_int[25] ; clk ; clk ; None ; None ; 2.499 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[9] ; count_int[18] ; clk ; clk ; None ; None ; 2.485 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[5] ; count_int[14] ; clk ; clk ; None ; None ; 2.484 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[7] ; count_int[16] ; clk ; clk ; None ; None ; 2.484 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[14] ; count_int[23] ; clk ; clk ; None ; None ; 2.453 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[17] ; count_int[26] ; clk ; clk ; None ; None ; 2.450 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[15] ; count_int[24] ; clk ; clk ; None ; None ; 2.449 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[1] ; count_int[10] ; clk ; clk ; None ; None ; 2.445 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[13] ; count_int[22] ; clk ; clk ; None ; None ; 2.439 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[10] ; count_int[19] ; clk ; clk ; None ; None ; 2.435 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[11] ; count_int[20] ; clk ; clk ; None ; None ; 2.435 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[6] ; count_int[15] ; clk ; clk ; None ; None ; 2.430 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[8] ; count_int[17] ; clk ; clk ; None ; None ; 2.430 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[2] ; count_int[10] ; clk ; clk ; None ; None ; 2.414 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[3] ; count_int[11] ; clk ; clk ; None ; None ; 2.414 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[18] ; count_int[26] ; clk ; clk ; None ; None ; 2.414 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[0] ; count_int[8] ; clk ; clk ; None ; None ; 2.413 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[16] ; count_int[24] ; clk ; clk ; None ; None ; 2.413 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[9] ; count_int[17] ; clk ; clk ; None ; None ; 2.399 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[5] ; count_int[13] ; clk ; clk ; None ; None ; 2.398 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[7] ; count_int[15] ; clk ; clk ; None ; None ; 2.398 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[14] ; count_int[22] ; clk ; clk ; None ; None ; 2.367 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[4] ; count_int[12] ; clk ; clk ; None ; None ; 2.365 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[17] ; count_int[25] ; clk ; clk ; None ; None ; 2.364 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[12] ; count_int[20] ; clk ; clk ; None ; None ; 2.369 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[15] ; count_int[23] ; clk ; clk ; None ; None ; 2.363 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[1] ; count_int[9] ; clk ; clk ; None ; None ; 2.359 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[13] ; count_int[21] ; clk ; clk ; None ; None ; 2.353 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[10] ; count_int[18] ; clk ; clk ; None ; None ; 2.349 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[11] ; count_int[19] ; clk ; clk ; None ; None ; 2.349 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[6] ; count_int[14] ; clk ; clk ; None ; None ; 2.344 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[8] ; count_int[16] ; clk ; clk ; None ; None ; 2.344 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[2] ; count_int[9] ; clk ; clk ; None ; None ; 2.328 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[3] ; count_int[10] ; clk ; clk ; None ; None ; 2.328 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[18] ; count_int[25] ; clk ; clk ; None ; None ; 2.328 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[19] ; count_int[26] ; clk ; clk ; None ; None ; 2.328 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[0] ; count_int[7] ; clk ; clk ; None ; None ; 2.327 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[16] ; count_int[23] ; clk ; clk ; None ; None ; 2.327 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[9] ; count_int[16] ; clk ; clk ; None ; None ; 2.313 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; count_int[7] ; count_int[14] ; clk ; clk ; None ; None ; 2.312 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; enable_buf ; high_time[24]~reg0 ; clk ; clk ; None ; None ; 2.314 ns ;
; N/A ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; enable_buf ; high_time[25]~reg0 ; clk ; clk ; None ; None ; 2.314 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+---------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+----------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+--------+--------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+--------+--------------------+----------+
; N/A ; None ; 1.849 ns ; enable ; high_time[24]~reg0 ; clk ;
; N/A ; None ; 1.849 ns ; enable ; high_time[25]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[17]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[18]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[19]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[20]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[21]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[22]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[23]~reg0 ; clk ;
; N/A ; None ; 1.834 ns ; enable ; high_time[26]~reg0 ; clk ;
; N/A ; None ; 1.821 ns ; enable ; high_time[10]~reg0 ; clk ;
; N/A ; None ; 1.821 ns ; enable ; high_time[11]~reg0 ; clk ;
; N/A ; None ; 1.821 ns ; enable ; high_time[12]~reg0 ; clk ;
; N/A ; None ; 1.566 ns ; reset ; high_time[24]~reg0 ; clk ;
; N/A ; None ; 1.566 ns ; reset ; high_time[25]~reg0 ; clk ;
; N/A ; None ; 1.551 ns ; reset ; high_time[17]~reg0 ; clk ;
; N/A ; None ; 1.551 ns ; reset ; high_time[18]~reg0 ; clk ;
; N/A ; None ; 1.551 ns ; reset ; high_time[19]~reg0 ; clk ;
; N/A ; None ; 1.551 ns ; reset ; high_time[20]~reg0 ; clk ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?