mux_inst.v

来自「FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通」· Verilog 代码 · 共 7 行

MUX	MUX_inst (
	.data0x ( data0x_sig ),
	.data1x ( data1x_sig ),
	.sel ( sel_sig ),
	.result ( result_sig )
	);