ram_inst.v

FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波

RAM	RAM_inst (
	.clock ( clock_sig ),
	.data ( data_sig ),
	.rdaddress ( rdaddress_sig ),
	.rden ( rden_sig ),
	.wraddress ( wraddress_sig ),
	.wren ( wren_sig ),
	.q ( q_sig )
	);