资源详细信息
准循环LDPC码的编译码器设计及FPGA实现.rar - 资源详细说明
准循环低密度校验码(Quasi-Cyslic Low-Density Parity-Check Codes，QC-LDPC)是LDPC码的一个子类。QC-LDPC码在编码和译码时，具备了其它类型的LDPC码不具有的很多优点，例如准循环LDPC码通过调整相应的参数快速的构造大量的不同码率且性能较为合适的校验矩阵，而且可以采用移位寄存器的方式进行编码，大大降低了编码复杂度，译码也很简单。目前准循环LDPC码已经成为CCSDS深空通信的备选方案之一。 本文作者结合国家自然科学基金重点项目，采用理论分析和硬件平台仿真相结合的方法，针对CCSDS标准对准循环LDPC码的编码和译码进行了研究和实现。主要完成的工作有以下几个方面： 系统地介绍了LDPC码的编译码原理；重点分析了LDPC码归一化最小和译码算法的消息迭代更新公式以及准循环LDPC码编码实现方法。 在分析归一化最小和译码特点的基础上，根据准循环LDPC校验矩阵的特点，提出了准循环LDPC码译码器的FPGA实现方法，并给出了主要的硬件设计、门级仿真和硬件平台实测结果。 对准循环LDPC码的编码方案进行硬件资源与吞吐量方面的对比权衡，给出了适用于FPGA硬件实现的编码算法，并给出了硬件实现的主要结构设计和编码吞吐量。 硬件平台实测结果表明，本文设计的准循环LDPC码的FPGA编译码器各个工作指标满足深空通信的指标要求，可以应用于深空通信应用环境中。
立即下载 准循环LDPC码的编译码器设计及FPGA实现.rar
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →