提供《准循环LDPC码的编译码器设计及FPGA实现》完整技术工程技术资料下载（归档大小 2630 K），包含相关硬件原理图参考、开发文档或源代码工程。
准循环LDPC码的编译码器设计及FPGA实现.rar
资料详细技术说明
准循环低密度校验码(Quasi-Cyslic Low-Density Parity-Check Codes，QC-LDPC)是LDPC码的一个子类。QC-LDPC码在编码和译码时，具备了其它类型的LDPC码不具有的很多优点，例如准循环LDPC码通过调整相应的参数快速的构造大量的不同码率且性能较为合适的校验矩阵，而且可以采用移位寄存器的方式进行编码，大大降低了编码复杂度，译码也很简单。目前准循环LDPC码已经成为CCSDS深空通信的备选方案之一。 本文作者结合国家自然科学基金重点项目，采用理论分析和硬件平台仿真相结合的方法，针对CCSDS标准对准循环LDPC码的编码和译码进行了研究和实现。主要完成的工作有以下几个方面： 系统地介绍了LDPC码的编译码原理；重点分析了LDPC码归一化最小和译码算法的消息迭代更新公式以及准循环LDPC码编码实现方法。 在分析归一化最小和译码特点的基础上，根据准循环LDPC校验矩阵的特点，提出了准循环LDPC码译码器的FPGA实现方法，并给出了主要的硬件设计、门级仿真和硬件平台实测结果。 对准循环LDPC码的编码方案进行硬件资源与吞吐量方面的对比权衡，给出了适用于FPGA硬件实现的编码算法，并给出了硬件实现的主要结构设计和编码吞吐量。 硬件平台实测结果表明，本文设计的准循环LDPC码的FPGA编译码器各个工作指标满足深空通信的指标要求，可以应用于深空通信应用环境中。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →