资源详细信息
准循环LDPC码的半并行译码器设计 - 资源详细说明
准循环LDPC码的半并行译码器设计，利用准循环LDPC 码的结构特点!使用半并行结构的译码器可以实现复杂度和译码速率的有效折中" 提出了一种半并行
结构的实现方法!并通过FPGA 上的实现验证了性能"
立即下载 准循环LDPC码的半并行译码器设计
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →