LDPC码译码算法的FPGA设计与实现LDPC码译码算法的FPGA设计与实现
多元LDPC码译码器设计与FPGA实现
资料详细技术说明
低密度校验(LDPC)码被证明是一类纠错性能逼近Shannon限的好码。多元 LDPC码与二元LDPC码相比性能更好，然而，这是以高译码复杂度为代价的。本文作者结合国家863计划项目(2006AA01Z267)，对多元LDPC码译码器的设计与实现问...
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →