欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
上传文件为:常用乘法器verilog设计.rar
上传文件为:常用乘法器verilog设计.rar
VHDL/FPGA/Verilog
3 K
81 次下载
2013-12-17
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
guo25621286
发布时间
2013-12-17 13:02
下载统计
81
次
所需积分
2 积分
上传文件为:常用乘法器verilog设计.rar - 资源详细说明
上传文件为:常用乘法器verilog设计.rar
上传文件为:常用乘法器verilog设计.rar - 源码文件列表
本资源包含 4 个源码文件
支持在线预览,点击文件名即可查看
1
carry_save_mult.v
查看源码
2
ripple_carry_mult.v
查看源码
3
basic_base2_mul_seq.v
查看源码
4
basic_base2_mul.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 上传文件为:常用乘法器verilog设计.rar
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Multiplier
#Verilog
#FPGA
#DigitalLogic
#Arithmetic
相关VHDL/FPGA/Verilog资源推荐
1
上传文件为:常用乘法器
Verilog
设计.rar
上传文件为:常用乘法器Verilog设计.rar...
2013-12-17
81 次
1137 浏览
2
上传文件为:常用加法器
Verilog
设计.rar
上传文件为:常用加法器Verilog设计.rar...
2014-11-18
131 次
1153 浏览
3
Verilog
hdl语言 常用乘法器设计
Verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真...
2017-01-02
83 次
1097 浏览
4
FPGA
Verilog
乘法器设计
FPGA Verilog乘法器 设计 用FPGA中DSP模块实现...
2022-10-02
9 次
1911 浏览
5
伽罗华域GF(q)乘法器
Verilog
设计.rar
伽罗华域GF(q)乘法器Verilog设计.rar...
2017-09-20
60 次
1239 浏览
6
精通
Verilog
HDL语言编程源码之2--常用乘法器设计
精通Verilog HDL语言编程源码之2--常用乘法器设计...
2014-11-28
114 次
1127 浏览
7
Verilog
乘法器
本文档是基于Verilog的使用CAM方法编写的乘法器 源代码...
2025-02-21
3 次
6433 浏览
8
Verilog
乘法器
Verilog版查表法乘法器,可以参考一下,模块化设计,包含测试代码...
2025-05-27
7 次
5276 浏览
9
Verilog
hdl语言 常用加法器设计
Verilog hdl语言 常用加法器设计,可使用modelsim进行仿真...
2013-12-24
106 次
1124 浏览
10
fft 乘法器
Verilog
基于基2算法实现的FFT乘法器,采用Verilog语言构建,支持旋转因子高效计算。结构清晰,适用于数字信号处理场景,具备良好的可移植性和性能优化。...
2026-01-07
1 次
62 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源