verilog版查表法乘法器,可以参考一下,模块化设计,包含测试代码
资源简介:8*8的乘法器verilog源代码,经过编译仿真的,绝对真确,对初学者很有帮助
上传时间: 2014-01-14
上传用户:txfyddz
资源简介:verilog实现16*16位乘法器,带测试文件
上传时间: 2013-12-18
上传用户:天诚24
资源简介:用于生成GF(2^m)有限域中乘法器的verilog HDL源文件的C程序
上传时间: 2016-01-15
上传用户:王楚楚
资源简介:用于生成GF(2^m)有限域中常数乘法器的verilog HDL源文件的C程序
上传时间: 2016-01-15
上传用户:chenbhdt
资源简介:64位乘法器源码verilog,经过验证测试
上传时间: 2016-10-18
上传用户:hwl453472107
资源简介:这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-29
上传用户:jjj0202
资源简介:精通verilog HDL语言编程源码之2--常用乘法器设计
上传时间: 2014-11-28
上传用户:赵云兴
资源简介:精通verilog HDL语言编程源码之3--伽罗华域乘法器设计
上传时间: 2013-12-18
上传用户:youke111
资源简介:乘法器 verilog CPLD EPM1270 源代码
上传时间: 2016-11-24
上传用户:牛布牛
资源简介:verilog 写的两种方式的乘法器 不错!
上传时间: 2016-12-12
上传用户:一诺88
资源简介:verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真
上传时间: 2017-01-02
上传用户:lunshaomo
资源简介:verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真
上传时间: 2013-12-27
上传用户:ls530720646
资源简介:由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
上传时间: 2014-08-29
上传用户:luopoguixiong
资源简介:FPGA开发板配套verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
上传时间: 2014-11-10
上传用户:15736969615
资源简介:Galois域乘法器的verilog源码 广泛用于信道编码、计算机代数及椭圆曲线加密等
上传时间: 2017-06-28
上传用户:15071087253
资源简介:基于verilog的booth算法的乘法器
上传时间: 2017-07-15
上传用户:
资源简介:流水线乘法器与加法器 开发环境:Modelsim(verilog hdl)
上传时间: 2017-09-02
上传用户:lx9076
资源简介:位加法器的verilog程序与4×4 乘法器的verilog描述!!!
上传时间: 2013-12-21
上传用户:ruixue198909
资源简介:上传文件为:常用乘法器verilog设计.rar
上传时间: 2013-12-17
上传用户:小码农lz
资源简介:伽罗华域GF(q)乘法器verilog设计.rar
上传时间: 2017-09-20
上传用户:Zxcvbnm
资源简介:64位乘法器,超前进位的,大家看看,通过仿真的,verilog的
上传时间: 2016-02-27
上传用户:chongcongying
资源简介:8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
上传时间: 2016-12-19
上传用户:lhc9102
资源简介:8位乘8位的流水线乘法器,采用verilog hdl编写
上传时间: 2014-01-26
上传用户:kristycreasy
资源简介:在精密乘法器设计中采用AD630整流放大器:
上传时间: 2013-07-10
上传用户:zhyiroy
资源简介:GF_2_m_域乘法器的快速设计及FPGA实现,对于rs编翼码的理解和设计有帮助
上传时间: 2013-08-16
上传用户:tangsiyun
资源简介:简单介绍了ADI公司推出的新一代高性能模拟乘法器ADL5391的主要特性和工作原理。给出了基于ADL5391的宽带乘法器的典型应用电路,并对其进行了测试。最后设计了基于ADL5391的二倍频电路,测试结果表明该二倍频电路具有性能稳定、工作频带宽、测量精度高、抗干扰...
上传时间: 2013-10-25
上传用户:FreeSky
资源简介: 定点乘法器设计(中文) 运算符: + 对其两边的数据作加法操作; A + B - 从左边的数据中减去右边的数据; A - B - 对跟在其后的数据作取补操作,即用0减去跟在其后的数据; - B * 对其两边的数据作乘法操作; A * B & 对...
上传时间: 2013-12-17
上传用户:trepb001
资源简介: 模拟乘法器在运算电路中的应用 8.6.1 乘法运算电路 8.6.2 除法运算电路 8.6.3 开方运算电路
上传时间: 2013-10-10
上传用户:270189020
资源简介:EDA课程设计8位十进制乘法器。
上传时间: 2013-10-17
上传用户:牛津鞋
资源简介:设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间: 2013-10-09
上传用户:xjy441694216