Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. T

VHDL/FPGA/Verilog 120 K 168 次下载 2014-01-17

资源详细信息

文件格式

ZIP

文件大小

120 K

资源分类

VHDL/FPGA/Verilog

上传者

wuseyue

发布时间

2014-01-17 04:17

下载统计

168 次

所需积分

2 积分

Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. T - 资源详细说明

Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. This paper discusses a variety of issues regarding FSM design using Synopsys Design Compiler. Verilog and VHDL coding styles are presented, and different methodologies are compared using real-world examples.

Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. T - 源码文件列表

本资源包含 1 个源码文件支持在线预览，点击文件名即可查看

(ebook) verilog fine state machine.pdf

查看源码

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 Designing a synchronous finite

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →