虫虫虫开发者社区

上传资源

这是个基于 Xilinx Spartan3 的加法器

VHDL/FPGA/Verilog 79 K 129 次下载 2014-02-02

资源详细信息

文件格式

RAR

文件大小

79 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-02-02 03:00

下载统计

129 次

所需积分

2 积分

这是个基于 Xilinx Spartan3 的加法器 - 资源详细说明

这是个基于 Xilinx Spartan3 的加法器，利用Verilog语言编写，对于EDA初学者来说有一定的参考价值。

这是个基于 Xilinx Spartan3 的加法器 - 源码文件列表

本资源包含 83 个源码文件支持在线预览，点击文件名即可查看

1

.untf

2

adder4.par

3

adder4.nc1

4

adder4.ngm

5

adder4_map.ngm

6

adder4_adder4t_v_tf.fdo

7

verilog.asm

8

_primary.dat

9

_primary.vhd

10

_info

11

verilog.asm

12

_primary.dat

13

_primary.vhd

14

verilog.asm

15

_primary.dat

查看完整源码列表 (共 83 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载这是个基于 Xilinx Spartan3 的加法器

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#FPGA #Spartan3 #Verilog #加法器 #EDA

相关VHDL/FPGA/Verilog资源推荐