虫虫首页
|
资源下载
|
资源专辑
|
精品软件
登录
|
注册
首 页
资源下载
资源专辑
技术阅读
电 路 图
教程书籍
在线计算器
代码搜索
资料搜索
代码搜索
热门搜索:
fpga
51单片机
protel99se
机器人
linux
单片机
dsp
arm
Proteus
matlab
您现在的位置是:
虫虫下载站
>
资源下载
>
VHDL/FPGA/Verilog
> verilog 时钟程序实例在ise下编译通过spatan3的芯片
verilog 时钟程序实例在ise下编译通过spatan3的芯片
资源大小:
449 K
上传时间:
2014-01-07
上传用户:
foresnake
资源积分:
2 下载积分
标 签:
verilog
spatan3
ise
时钟
资 源 简 介
verilog 时钟程序实例在ise下编译通过spatan3的芯片
免注册下载
普通下载
相 关 资 源
您 可 能 感 兴 趣 的
verilog实现电子时钟模块
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
verilog编写的时钟控制程序
dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.
用Verilog HDL 实现时钟(时和分)
采用FPGA模拟高动态GPS信号源中的C/A码产生器
本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用
VIP专区-嵌入式/单片机编程源码精选合集系列(54)
verilog 时钟程序实例在ise下编译通过spatan3的芯片
自己编写的一个verilog时钟程序
收藏
赞(170)
踩(0)
用户登录/注册
×
确认下载
×
免注册下载
×
关注B站后下载
关注B站账号,站内消息自动回复给您下载验证码。
前往 B站:半导体科技观察
请输入正确的验证码
用户登录
×
用户注册
×