欢迎来到虫虫下载站 | 资源下载 资源专辑 关于我们
虫虫下载站

44个vhdl实例 注1: 含有不可综合语句

VHDL/FPGA/Verilog 44 K 38 次下载

资源详细信息

文件格式
RAR
文件大小
44 K
资源分类
上传者
发布时间
下载统计
38
所需积分
2 积分

44个vhdl实例 注1: 含有不可综合语句 - 资源详细说明

44个vhdl实例 注1: 含有不可综合语句,请自行修改 注2: 一些PLD只允许I/O口对外三态,不支持内部三态,使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件,并在VHDL程序中例化

44个vhdl实例 注1: 含有不可综合语句 - 源码文件列表

立即下载 44个vhdl实例 注1: 含有不可综合语句

提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

  • 本资源需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传功能
  • 资源永久有效可用

使用说明

  • 下载后使用解压软件解压
  • 推荐使用 WinRAR 或 7-Zip
  • 如有密码请查看资源说明
  • 解压后即可正常使用

积分获取方式

  • 上传优质资源获得积分
  • 每日签到免费领取积分
  • 邀请好友注册获得奖励
  • 查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源:

相关VHDL/FPGA/Verilog资源推荐