44个vhdl实例 注1: 含有不可综合语句 - 免费下载

VHDL/FPGA/Verilog资源 文件大小:44 K

📋 资源详细信息

文件格式
RAR
所属分类
上传用户
上传时间
文件大小
44 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐ (4/5)

💡 温馨提示:本资源由用户 asd66335065 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。

资源简介

44个vhdl实例 注1: 含有不可综合语句,请自行修改 注2: 一些PLD只允许I/O口对外三态,不支持内部三态,使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件,并在VHDL程序中例化

源码文件列表

📂 共 44 个源码文件 点击文件名可在线查看源代码

1 📄
fifo
大小: 2.21 KB
查看源码
2 📃
readme.txt
大小: 264 B
查看源码
3 📄
α
大小: 1.55 KB
查看源码
4 📄
һ
大小: 773 B
查看源码
5 📄
大小: 2.57 KB
查看源码
6 📄
һ
大小: 19.07 KB
查看源码
7 📄
大小: 1.33 KB
查看源码
8 📄
大小: 411 B
查看源码
9 📄
大小: 5.68 KB
查看源码
10 📄
大小: 657 B
查看源码
11 📄
大小: 390 B
查看源码
12 📄
大小: 4.29 KB
查看源码
13 📄
ʹ
大小: 1.55 KB
查看源码
14 📄
大小: 378 B
查看源码
15 📄
led
大小: 874 B
查看源码
💡
温馨提示:点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。

立即下载此资源

提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源:

相关资源推荐