在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机的设计，其中EEPROM读写器的设计实质上是一个较复杂的嵌套的有限状态机的设计，它是根据我们完成的实际工程项目设计为教学目的改写而来的,可以说已是真实的设计。
在这一章里, 我们将通过一个经过简化的用于教学目的的 RISC_CPU 的设计过程,来说明这种新设计方法的潜力。这个模型实质上是第四章的RISC_CPU模型的改进。第四章中的RISC_CPU模型是一个仿真模型，它关心的只是总体设计的合理性，它的模块中有许多是不可综合的，只可以进行仿真。而本章中构成RISC_CPU的每一个模块不仅是可仿真的也都是可综合的，因为他们符合可综合风格的要求。为了能在这个虚拟的CPU上运行较为复杂的程序并进行仿真, 因而把寻址空间扩大到8K（即15位地址线）。下面让我们一步一步地来设计这样一个CPU，并进行仿真和综合，从中我们可以体会到这种设计方法的魅力。本章中的VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB (Logic Work Bench)环境下和 Mentor 公司的ModelSim 环境下用Verilog语言进行了仿真, 通过了运行测试，并分别用Synergy和Synplify综合器针对不同的FPGA进行了综合。分别用Xilinx和Altera公司的的布局布线工具在Xilinx3098上和Altera Flex10K10实现了布线。 顺利通过综合前仿真、门级结构仿真以及布线后的门级仿真。这个 CPU 模型只是一个教学模型, 设计也不一定合理, 只是从原理上说明了一个简单的RISC _CPU的构成。我们在这里介绍它的目的是想说明：Verilog HDL仿真和综合工具的潜力和本文介绍的设计方法对软硬件联合设计是有重要意义的。我们也希望这一章能引起对 CPU 原理和复杂数字逻辑系统设计有兴趣的同学的注意,加入我们的设计队伍。由于我们的经验与学识有限，不足之处敬请读者指正。
资源简介：可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---
上传时间： 2016-08-09
上传用户：zwei41
资源简介：可综合的vhdl设计特点.pdf
上传时间： 2015-01-21
上传用户：gdgzhym
资源简介：verilog hdl程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了verilog hdl 词法，语法。
上传时间： 2014-01-19
上传用户：zhangyi99104144
资源简介：基于QuartusII的数字系统VerilogHDL设计实例详解，非常详细的讲解
上传时间： 2022-07-04
上传用户：
资源简介：使用Quartus II设计FPGA的应用设计实例  “\Example-b3-1\uart_regs\src”目录下为设计源文件  “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块  “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 &...
上传时间： 2016-07-18
上传用户：wlcaption
资源简介：·《复杂数字电路与系统的VerilogHDL设计技术》
上传时间： 2013-06-06
上传用户：myworkpost
资源简介：是一些很好的FPGA设计实例，对初学者很好，我就是学这个入门的
上传时间： 2013-08-06
上传用户：zhangchu0807
资源简介：cy68013与fpga接口的veriloghdl设计
上传时间： 2013-08-20
上传用户：AbuGe
资源简介：小型编译器的课程设计实例哦 值得一看的
上传时间： 2014-01-23
上传用户：yd19890720
资源简介：软件工程中的软件设计实例分析是针对目前面相对象软件设计进行的。
上传时间： 2015-04-04
上传用户：Breathe0125
资源简介：这是有关汇编语言的程序设计实例,以实验报告的形式给出.有源码,流程图.
上传时间： 2013-12-18
上传用户：xauthu
资源简介：一个可综合的串并转换接口verilog源代码
上传时间： 2014-01-07
上传用户：txfyddz
资源简介：可综合的FIFO存储器，全部在一个压缩包中，测试过，可以使用．
上传时间： 2014-01-17
上传用户：yt1993410
资源简介：这是eda初学者可以借鉴的两个关于电子频率计的VHDL设计实例
上传时间： 2015-09-18
上传用户：sssl
资源简介：一个可综合的同步FIFO的verilog源代码
上传时间： 2015-12-13
上传用户：天诚24
资源简介：使用myeclipse进行的项目设计实例，供大家学习
上传时间： 2014-08-26
上传用户：xiaoxiang
资源简介：可综合的Verilog语法（剑桥大学，影印） Synthesizable Verilogsyntax and semantics
上传时间： 2014-01-15
上传用户：bruce5996
资源简介：面向对象设计uml实践教程和大量的uml设计实例
上传时间： 2016-06-01
上传用户：凌云御清风
资源简介：Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2014-01-20
上传用户：英雄
资源简介：Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2013-12-18
上传用户：gaome
资源简介：流水灯 Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2014-01-18
上传用户：zhuimenghuadie
资源简介：PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2014-11-12
上传用户：小草123
资源简介：cy68013与fpga接口的veriloghdl设计
上传时间： 2014-12-02
上传用户：小宝爱考拉
资源简介：基于PIC的LCD显示的完全设计实例，对PIC工程师会很有用。这个设计是新西兰的Canterbury University的学生搞的，在学校里显示学生欠款的数额，挺有意思的。
上传时间： 2016-10-18
上传用户：lnnn30
资源简介：可综合的Verilog编码，很不错，学习Verilog必看。不容错过
上传时间： 2014-01-05
上传用户：
资源简介：基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号
上传时间： 2013-11-25
上传用户：515414293
资源简介：基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控
上传时间： 2017-01-17
上传用户：我们的船长
资源简介：提供一个数字秒表的EDA设计实例，内故有VHDL源代码，并有运行仿真图。
上传时间： 2014-01-25
上传用户：whenfly
资源简介：单片机设计,时钟芯片在单片机系统中的应用设计实例
上传时间： 2017-08-03
上传用户：fredguo
资源简介：51单片机,语音芯片在单片机系统中的使用设计实例
上传时间： 2017-08-03
上传用户：ippler8
