欢迎来到虫虫开发者社区 — 600,629+ 专业电子工程师资源,全部免费下载
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
可综合的vhdl设计特点.pdf
可综合的vhdl设计特点.pdf
VHDL/FPGA/Verilog
99 K
146 次下载
2015-01-21
资源详细信息
文件格式
RAR
文件大小
99 K
资源分类
VHDL/FPGA/Verilog
上传者
jinhongfei0528
发布时间
2015-01-21 00:46
下载统计
146
次
所需积分
2 积分
可综合的vhdl设计特点.pdf - 资源详细说明
可综合的vhdl设计特点.pdf
可综合的vhdl设计特点.pdf - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
可综合的vhdl设计特点.pdf
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 可综合的vhdl设计特点.pdf
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#可综合设计
#硬件描述语言
相关VHDL/FPGA/Verilog资源推荐
1
可综合的
VHDL
设计特点.pdf
可综合的VHDL设计特点.pdf...
2015-01-21
146 次
1056 浏览
2
VHDL
数字系统设计与高层次综合.pdf
VHDL数字系统设计与高层次综合.pdf...
2015-10-06
74 次
1108 浏览
3
可综合的Verilog_RISC_CPU设计
RISC_CPU...
2013-10-14
64 次
1057 浏览
4
可综合的Verilog_RISC_CPU设计
RISC_CPU...
2013-11-07
28 次
1060 浏览
5
VHDL
中Loop动态条件的可综合转化.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL中Loop动态条件的可综合转化.pdf...
2024-12-17
10 次
6273 浏览
6
Verilog HDL程序设计教程,以可综合的设计为重点
Verilog HDL程序设计教程,以可综合的设计为重点,同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法,语法。...
2014-01-19
142 次
1077 浏览
7
HDL的
可综合设计
简介
本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读 用组合逻辑实现的电路和用时序逻辑实现的 电路要分配到不同的进程中。 不要使...
2013-10-21
79 次
1151 浏览
8
HDL的
可综合设计
简介
本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读 用组合逻辑实现的电路和用时序逻辑实现的 电路要分配到不同的进程中。 不要使...
2013-11-18
112 次
1100 浏览
9
可综合的VerilogHDL设计实例
在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机的设计,其中EEPROM读写器的设计实质上是一个...
2022-09-08
6 次
4161 浏览
10
可综合性逻辑设计
逻辑综合带来了数字设计行业的革命,有效地提高了生产率,减少了设计周期时间。在手动转换设计的年代,设计过程受到诸多限制,结更容易带来人为的错误。而一个小小的错误就导...
2013-10-25
74 次
1050 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源