欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
如何用VHDL语言对时钟进行分频以达到计数目的
如何用VHDL语言对时钟进行分频以达到计数目的
VHDL/FPGA/Verilog
3 K
61 次下载
2013-12-23
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
bobar
发布时间
2013-12-23 21:21
下载统计
61
次
所需积分
2 积分
如何用VHDL语言对时钟进行分频以达到计数目的 - 资源详细说明
如何用VHDL语言对时钟进行分频以达到计数目的
如何用VHDL语言对时钟进行分频以达到计数目的 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
dividefrequency.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 如何用VHDL语言对时钟进行分频以达到计数目的
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#时钟分频
#计数器
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
如何用
VHDL
语言对时钟进行分频以达到计数目的
如何用VHDL语言对时钟进行分频以达到计数目的...
2013-12-23
61 次
1045 浏览
2
利用
VHDL
语言设计的数字钟,能进行正常的时、分、秒计时功能
利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能,分别由6个数码管显示24h、60min、60s...
2016-07-17
196 次
1070 浏览
3
VHDL
语言的高频
时钟分频
模块
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
2013-08-10
67 次
1149 浏览
4
如何给时钟倍频或者分频
如何给时钟倍频或者分频,以及altera提供的IP核使用方法...
2016-01-13
189 次
1051 浏览
5
VHDL
数字时钟设计 目的
VHDL数字时钟设计 目的,原理仿真 源程序...
2013-12-30
125 次
1061 浏览
6
这是用
VHDL
语言编写的数字钟。可以设置时分秒
这是用VHDL语言编写的数字钟。可以设置时分秒,还可以整点报时。...
2017-08-11
142 次
1133 浏览
7
用
VHDL
语言实现数显时钟
用VHDL语言实现数显时钟,devid200.vhd为分频模块,scan.vhd为LED扫描模块,timecount.vhd为计数模块...
2013-12-25
78 次
1081 浏览
8
三分频程序,对输入的时钟信号进行分频
三分频程序,对输入的时钟信号进行分频,在此基础上可以进行倍频和分频的转化。...
2014-01-13
143 次
1126 浏览
9
该程序是用
VHDL
语言实现的
时钟分频
程序
该程序是用VHDL语言实现的时钟分频程序,可以把高频时钟信号分成低频时钟信号,便于实际应用。...
2017-08-19
89 次
1152 浏览
10
这是用
VHDL
语言编写的参数可以直接设置的2n倍
时钟分频
器
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。...
2015-08-23
140 次
1196 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源