设计一个可编程间隔定时器 - 免费下载

VHDL/FPGA/Verilog资源 文件大小:7 K

📋 资源详细信息

文件格式
RAR
所属分类
上传用户
上传时间
文件大小
7 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示:本资源由用户 sunny_02 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。

资源简介

设计一个可编程间隔定时器,完成8253的功能,实现以下几点要求: 1、 含有3个独立的16位计数器,能够进行3个16位的独立计数。 2、 每一种计数器具有六种工作模式。 3、 能进行二进制/十进制减法计数。 4、 可作定时器或计数器。

源码文件列表

📂 共 6 个源码文件 点击文件名可在线查看源代码

1 📄
c8253.v
大小: 6.35 KB
查看源码
2 📄
logic.v
大小: 7.66 KB
查看源码
3 📄
counter.v
大小: 10.21 KB
查看源码
4 📄
buffer.v
大小: 2.38 KB
查看源码
5 📄
tb_8253.v
大小: 6.27 KB
查看源码
6 📄
control.v
大小: 5.7 KB
查看源码
💡
温馨提示:点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。

立即下载此资源

提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源:

相关资源推荐