欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
该文件可用vhdl语言实现时钟8倍频
该文件可用vhdl语言实现时钟8倍频
VHDL/FPGA/Verilog
2 K
102 次下载
2015-04-28
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
mtzhy2
发布时间
2015-04-28 10:45
下载统计
102
次
所需积分
2 积分
该文件可用vhdl语言实现时钟8倍频 - 资源详细说明
该文件可用vhdl语言实现时钟8倍频,运行环境可在maxplus2和ise的仿真软件上
该文件可用vhdl语言实现时钟8倍频 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
8倍频vhdl.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 该文件可用vhdl语言实现时钟8倍频
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#时钟倍频
#VHDL
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
该文件可用
VHDL
语言实现时钟8倍频
该文件可用VHDL语言实现时钟8倍频,运行环境可在maxplus2和ise的仿真软件上...
2015-04-28
102 次
1207 浏览
2
该程序是用
VHDL
语言实现的时钟分频程序
该程序是用VHDL语言实现的时钟分频程序,可以把高频时钟信号分成低频时钟信号,便于实际应用。...
2017-08-19
89 次
1148 浏览
3
该程序是用
VHDL
语言实现的时钟程序
该程序是用VHDL语言实现的时钟程序,用六个数码管分别显示时分秒,而且可以实现控制功能。...
2013-12-23
102 次
1097 浏览
4
用
VHDL
语言实现数显时钟
用VHDL语言实现数显时钟,devid200.vhd为分频模块,scan.vhd为LED扫描模块,timecount.vhd为计数模块...
2013-12-25
78 次
1079 浏览
5
VHDL
语言实现时钟程序
VHDL语言实现时钟程序,用FPGA开发板试过后,能够执行...
2013-12-14
75 次
1051 浏览
6
这是用
VHDL
语言编写的参数可以直接设置的2n倍时钟分频器
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。...
2015-08-23
140 次
1195 浏览
7
用
VHDL
语言来实现一个电子时钟
用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。...
2013-12-22
68 次
1105 浏览
8
用
VHDL
语言实现电子钟
用VHDL语言实现电子钟...
2014-01-02
152 次
1042 浏览
9
VHDL
语言的高频时钟分频模块
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
2013-08-10
67 次
1147 浏览
10
用
VHDL
语言实现闹钟功能
用 VHDL语言实现闹钟功能,可用于数字钟设计的单元电路,显示电路程序。...
2016-06-13
181 次
1057 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源