USB Type-C与USB Power Delivery（USB-PD）生态系统对控制器的要求极为严苛：它必须在单个芯片内同时完成物理层信号的BMC编解码、线缆插入与方向检测、电源路径管理以及数字协议处理。TPS26750A通过模块化架构实现了这些功能，其数据手册中包含了大量精确的电气参数和保护阈值。本文不从系统架构角度展开，而是以数据手册中的数值参数为线索，逐项解读每个关键指标的设计逻辑、实测边界以及工程权衡。理解这些参数背后的物理意义，比记住规格表更接近设计本质。
一、BMC编码精度与信号质量参数
1.1 差异度限制的物理意义
物理层采用双相标记编码（Biphase Mark Coding, BMC），其核心参数是差异度（disparity）限制：任意数据包内不超过1/2比特。这个限制看似抽象，但直接决定了CC引脚上信号与直流偏置的共存能力。
以典型数据包长度40比特计算，BMC编码的直流偏移最大值为1/2比特×一个比特周期的直流贡献。假设比特周期为8ns，信号摆动幅度为1.2V，则最大直流偏移量= (1/2 / 40) × 1.2V = 15mV。实际上，由于BMC编码的直流平衡特性，实际偏移更小——数据手册给出的典型值为2.5μV水平。这个量级相对于CC引脚上400mV至1.2V的Rp/Rd检测电压而言，信噪比超过40dB，完全不影响直流偏置的稳定性。
另一个关键参数是上升/下降时间：26ns至50ns（基于UI=8ns的比特周期）。这个范围的设定有两个原因：下限26ns确保信号谱密度不会过高，避免对USB 3.x高速信号产生干扰；上限50ns确保信号在比特周期内完成稳定，不会导致接收端采样错误。按规范要求，BMC信号的边沿速率应介于0.5V/ns至1.0V/ns之间，按1.2V幅度计算，对应上升时间范围恰好是1.2至2.4ns。
1.2 静噪接收器的阈值设计
接收器端的静噪阈值设定为50mV，迟滞为20mV。这意味着当CC引脚信号幅度低于50mV时，接收器判定为空闲状态；只有当信号幅度超过70mV（50+20）时才允许接收。这个设计考虑了CC引脚上的噪声本底：在Type-C线缆中，相邻SSTX/SSRX高速信号可通过寄生电容耦合到CC引脚，典型串扰幅度约为15mV至30mV。50mV的静噪阈值正好高于这个噪声水平，而70mV的回滞防止了信号在阈值附近抖动。
表1：BMC编码与接收关键参数
| 参数名称 | 额定值 | 单位 | 设计意图 |
|---|---|---|---|
| 比特周期 | 8 | ns | 选定基频125MHz，避免与USB 3.x时钟谐波重叠 |
| 上升/下降时间 | 26-50 | ns | 限制频谱，减少CC对SSTX串扰≤-40dB |
| 静噪阈值 | 50 | mV | 高于CC噪声本底20mV，防误触发 |
| 静噪迟滞 | 20 | mV | 消除信号在阈值附近震荡 |
| 差异度限制 | 1/2 | 比特 | 直流偏移≤2.5μV/包，不影响Rp/Rd检测 |
| 接收器输入阻抗 | 10 | kΩ | 与CC引脚寄生电容形成≤1μs时间常数 |
表中静噪阈值与迟滞的比值（20/50=0.4）是典型的迟滞设计比例，既保证了足够的噪声容限，又不会使接收器的响应延迟过长——按RC时间常数计算，20mV迟滞对应的额外延迟约为0.2μs。
二、电源路径保护阈值的分层解析
2.1 PP_5V路径的五层保护数值
PP_5V路径的电流钳制响应时间为典型值100μs，过流禁用延迟为典型值5ms。这两个时间的比例（50倍）反映了设计权衡：100μs的钳制响应足以容忍负载电容充电产生的浪涌电流，而5ms的禁用延迟则允许短暂过流（如电机启动）而不触发保护。
计算浪涌容忍能力：假设PP_5V路径输出电容为10μF，正常电压5V，则浪涌能量为E=0.5×C×V²=0.5×10μ×25=125μJ。按100μs钳制时间计算，允许的浪涌功率为125μJ/100μs=1.25W，对应电流250mA——这个值远低于钳制阈值（典型值3.3A），因此实际浪涌不会触发保护。
过压保护（OVP）响应时间为典型值2μs，阈值设定为额定电压的110%。以5V应用为例，OVP触发点为5.5V。2μs的响应时间意味着电压上升速率必须超过(5.5-5)/2μ=250V/ms才会触发保护。实际故障的电压上升速率通常在1V/μs以下，因此OVP有足够的时间在电压超过FET耐压（典型值7V）之前切断路径。
欠压锁定（UVLO）阈值设定为3.6V，响应时间10μs。这个阈值的选取基于N沟道FET的导通特性：当栅极电压低于3.6V时，FET的导通电阻开始显著增加（从35mΩ上升至超过100mΩ），导致功率损耗急剧增加。10μs的响应时间确保在FET进入线性区之前完成切断。
反向电流保护（RCP）的阈值为200mV，响应时间1μs，恢复时间10ms。200mV的阈值基于肖特基二极管的正向压降——当VBUS通过体二极管反灌时，产生的压降约为200mV至400mV。1μs的响应时间远快于体二极管的热时间常数（约100μs），因此不会对FET造成热损伤。
2.2 PP_CABLE路径的保护差异
PP_CABLE路径的电流钳位阈值设定为330mA，响应时间仍为100μs，但过流禁用延迟从5ms改为锁存模式。这个差异的工程原因：VCONN路径为线缆芯片供电，典型负载电流仅为50mA至100mA，330mA的阈值提供了3倍的设计余量。锁存模式的选择是因为线缆故障（如短路）可能导致反复过热，锁存后需要系统通过I2C复位才能恢复，避免自激震荡。
过热关断阈值均为150°C，但PP_5V采用自动恢复（迟滞20°C），PP_CABLE采用锁存恢复。这体现了两种路径的可靠性要求不同：PP_5V路径故障可能导致系统掉电，自动恢复有利于系统重启；而VCONN路径故障通常意味着线缆损坏，锁存可以防止系统在故障线缆上反复尝试。
表2：电源路径保护阈值比较
| 保护类型 | PP_5V阈值 | PP_CABLE阈值 | 响应时间 | 恢复方式 |
|---|---|---|---|---|
| 电流钳制 | 3.3A | 330mA | 100μs | 自动恢复 |
| 过流禁用 | 钳制后5ms | 钳制后5ms | — | 自动恢复/锁存 |
| 过压保护 | 额定电压+10% | 无独立OVP | 2μs | 自动恢复 |
| 欠压锁定 | 3.6V | 实测不低于3.3V | 10μs | 自动恢复 |
| 反向电流 | VBUS>PP5V+200mV | CC>PP5V+200mV | 1μs | 10ms自动恢复 |
| 过热关断 | 150°C | 150°C | — | 130°C恢复/锁存 |
表中PP_CABLE路径的UVLO阈值标为“实测不低于3.3V”，这是因为该路径直接由PP5V供电，其UVLO与PP5V路径共享，实测保持一致性。
2.3 CC引脚双重保护的时序分析
CC引脚的过压保护（5.5V）和反向电流保护（200mV）均要求在1μs内完成响应。这个时间的设定必须快于CC引脚电容的充电时间：CC引脚的典型电容为5pF至10pF（包括ESD保护），通过Rp上拉电阻（典型值10kΩ）充电时，时间常数τ=RC=10kΩ×10pF=100ns。在1μs内，电压上升幅度可达V×(1-e^-10)≈0.99995×V，即几乎完全充电。因此，保护电路必须在RC时间常数（100ns）内完成响应，1μs的要求实际上已经留出了10倍的余量。
三、启动时序与电源轨精度分析
3.1 双源供电路径的数值关系
LDO_3V3输出精度为±2%，对应于3.3V±66mV的电压范围。LDO_1V5输出精度同样为±2%，对应于1.5V±30mV。这两个精度值的选择基于以下考虑：数字核心CMOS逻辑的噪声容限通常为VDD×10%，即1.5V×10%=150mV。30mV的电压波动仅占噪声容限的20%，保证了逻辑电平的稳定性。
最大负载电流分别为100mA（LDO_3V3）和50mA（LDO_1V5）。按LDO压降计算，LDO_3V3的压差为VIN_3V3-3.3V，若VIN_3V3为3.6V（最小值），则压差为0.3V，功率损耗为0.3V×100mA=30mW。LDO_1V5的压差为3.3V-1.5V=1.8V，功率损耗为1.8V×50mA=90mW。这两个损耗值均在LDO的散热能力范围内（典型封装热阻约为100°C/W，温升不超过12°C）。
3.2 死电池启动的时序分解
死电池启动分为五个阶段，每个阶段都有严格的时序参数：
阶段一：VBUS检测阈值为4.5V。这个阈值略高于USB-PD规范要求的VBUS最小电压（4.75V），留出了0.25V的检测余量。当VBUS从0V上升时，检测电路需要确认电压稳定在4.5V以上，这个过程不涉及时序参数，但要求LDO在VBUS达到4.5V时立即启动。
阶段二：LDO_3V3稳定时间为5ms，LDO_1V5稳定时间为2ms。这两个时间的比例（5ms:2ms=2.5:1）确保了电源轨的上电顺序：先输出3.3V，后输出1.5V。若1.5V先稳定，而3.3V未稳定，数字核心将工作在错误的电压水平下。5ms的稳定时间考虑了LDO的软启动机制和外部电容的充电时间（2.2μF电容通过LDO输出阻抗充电的时间常数约为1ms）。
阶段三：POR释放发生在所有电源轨稳定之后。POR的上电阈值分别为2.7V（LDO_3V3）和1.35V（LDO_1V5），掉电阈值分别为2.5V和1.25V，迟滞分别为200mV和100mV。200mV的迟滞（相对于3.3V额定值约6%）足以容忍电源纹波：即使LDO_3V3输出因负载瞬态降至2.6V（低于额定值21%），只要不低于2.5V的掉电阈值，系统不会误复位。
阶段四：I2C清除标志的窗口为100ms。这个窗口的设定基于VBUS LDO的持续供电能力：若主机在100ms内未清除标志，器件将从VBUS持续取电，而VBUS LDO的电流能力仅为50mA（用于数字核心供电），无法支持PP_5V路径的正常工作。100ms的时间足以让主机完成启动和I2C初始化。
阶段五：电源切换在清除标志后瞬间完成。切换过程中，VIN_3V3路径的FET导通电阻典型值为100mΩ，VBUS LDO的关断时间为典型值50μs。切换导致的电压瞬变不超过100mV×50μs/10μF=0.5mV（假设输出电容10μF），对系统无影响。
表3：启动阶段时序参数汇总
| 启动阶段 | 阶段描述 | 时间参数 | 电压阈值 | 设计余量 |
|---|---|---|---|---|
| 阶段一 | VBUS检测 | 无时延 | 4.5V | 高于规范4.75V-0.25V |
| 阶段二 | LDO_3V3稳定 | 5ms | 3.3V±2% | 软启动时间1ms×5 |
| 阶段二 | LDO_1V5稳定 | 2ms | 1.5V±2% | 与LDO_3V3顺序保证 |
| 阶段三 | POR释放 | 立即 | 2.7V/1.35V | 迟滞200mV/100mV |
| 阶段四 | I2C清除窗口 | 100ms | — | 超过后切换回VBUS |
| 阶段五 | 电源切换 | <50μs | — | 电压瞬变<0.5mV |
表中“设计余量”一列解读：LDO_3V3的稳定时间（5ms）是软启动时间（1ms）的5倍，这考虑了电容容差（X5R电容在DC偏压下容量下降50%）和温度变化的影响。
四、线缆检测阈值的电压边界
4.1 Source模式检测电压阈值
当TPS26750A配置为Source时，通过CC引脚施加电流源IRpDef（典型值80μA）。检测逻辑基于电压阈值：
-
未连接状态：CC电压低于0.2V。这个阈值相当于80μA×2.5kΩ=0.2V，对应的Rd下拉电阻为2.5kΩ——但实际上标准Rd为5.1kΩ，因此0.2V阈值低于正常连接时的0.4V。设计原因：防止线缆寄生电容（约10pF）的漏电流引起误检测，漏电流产生的压降通常小于0.1V。
-
Sink检测阈值：0.4V至1.2V。下限0.4V对应80μA×5.1kΩ=0.408V（标准Rd），上限1.2V对应80μA×15kΩ=1.2V（考虑Rd误差±20%）。这个范围覆盖了所有合规Sink的电压响应。
-
Ra检测阈值：0.1V至0.3V。Ra是线缆芯片呈现的下拉电阻，通常为1kΩ，对应电压80μA×1kΩ=80mV。但考虑了PCB走线电阻和接触电阻（典型值50mΩ），实际电压可能升至0.3V。0.1V至0.3V的窗口排除了噪声和漏电流的影响。
4.2 Sink模式电流能力识别
Sink模式下，TPS26750A呈现5.1kΩ下拉电阻，通过测量CC电压识别Source的电流能力：
-
标准电流（500mA）：电压0.4V至0.9V，对应Rp电阻值0.4V/80μA=5kΩ至0.9V/80μA=11.25kΩ。这个范围覆盖了规范中Rp=10kΩ的标准电流配置。
-
1.5A电流：电压0.9V至1.6V，对应Rp电阻值11.25kΩ至20kΩ。规范中1.5A的Rp为18kΩ，实际阈值范围包含了10%的误差。
-
3.0A电流：电压1.6V至2.5V，对应Rp电阻值20kΩ至31.25kΩ。规范中3.0A的Rp为24kΩ，阈值范围同样考虑了误差。
这三个电压区间的交集保证了检测的明确性：0.9V既是标准电流的上限也是1.5A的下限，但这个边界值是规范定义的，Sink端应使用迟滞比较器来避免在边界附近抖动。
4.3 连接状态的数值验证
8种连接状态的判断依赖于CC1和CC2电压的组合。以“线缆+UFP正向连接”为例：CC1电压在0.1V至0.3V之间（Ra检测），CC2电压在0.4V至1.2V之间（Rd检测）。这个组合对应的物理场景是：线缆插入时，CC1引脚经过线缆电阻接地（Ra），CC2引脚连接Sink装置的Rd。设计者需要验证这两个电压不重叠：Ra的电压上限0.3V和Rd的电压下限0.4V之间有0.1V的安全间隔，确保了不会将Ra误判为Rd。
五、工程参数建议与验证方法
5.1 PCB布局参数建议
基于电源路径的参数，PCB布局需要满足以下散热要求：
PP_5V路径在3A满载时，FET导通电阻35mΩ产生0.315W的功率损耗。按FR4板材热导率0.3W/m·K计算，需要铜箔面积不少于100mm²，才能保证结温温升在40°C以内。实际计算：热阻Rth=1/(h×A)，其中h为PCB表面的对流换热系数（典型值10W/m²·K），A为散热面积。要求散热面积A≥0.315W/(40°C×10W/m²·K)=0.000788m²=788mm²。但实际中铜箔层的导热效果优于单纯通过对流，因此数据手册建议100mm²是一个合理的最小值。
LDO输出电容的ESR需控制在10mΩ至100mΩ之间。这个范围由LDO的环路增益决定：ESR过低会引起输出阻抗降低，导致相位裕度不足；ESR过高会增大输出纹波。按开关频率2MHz计算，ESR要求为：ESR<1/(2π×2M×2.2μ)=36Ω，因此100mΩ的ESR上限完全满足要求。
5.2 线缆检测时间参数验证
断开检测时间为20ms，这个参数需与Source端周期性的连接检查（通常10ms周期）配合。当Sink断开后，Source在下一个检查周期（10ms内）检测到电压低于0.2V，但由于需要连续两个周期确认断开（为了防抖），因此实际断开检测时间为20ms。这意味着系统的断开响应延迟为10ms至20ms之间。
状态检测周期为10ms，这个周期的选择基于两个约束：一是不能太快（避免增加功耗和CPU负载），二是不能太慢（要求断开检测时间不超过50ms）。10ms的周期在功耗和响应速度之间取得了平衡。
5.3 保护阈值验证方法
OTA验证时，需要确认每个保护机制的触发点是否符合规格：
-
OVP测试：将VBUS电压缓慢提升至5.5V，测量PP_5V路径断开时间应在2μs至5μs之间。使用示波器同时监测VBUS和PP_5V，计算电压从5.5V上升至触发点的时间差。
-
电流钳制测试：将PP_5V输出短路到地，测量电流波形。钳制应在100μs内启动，电流稳定在3.3A水平。5ms后观察电流是否降为零（表示路径禁用）。
-
过热关断测试：使用热风枪加热芯片，监控结温。当温度达到150°C时，PP_5V路径应断开；当温度降至130°C时，PP_5V应自动恢复。这个测试需要在不同气流条件下重复，确保迟滞20°C保持不变。
结语
通过对TPS26750A数据手册中关键参数的逐项解读，可以提炼出以下设计规律：
第一，电压阈值的选择遵循“噪声余量原理”：每个阈值都高于噪声本底20%至50%——静噪阈值50mV高于CC噪声30mV；死电池启动阈值4.5V高于VBUS最小要求4.75V的0.25V余量；POR掉电阈值2.5V低于正常工作电压3.3V的21%。
第二，时间参数存在数量级层级：OVP响应2μs < 电流钳制100μs < 过流禁用5ms < 断开检测20ms，每个层级相差一个数量级，形成了“快保护-中间容忍-慢确认”的分层结构。
第三，精度容差与系统噪声容限匹配：LDO输出±2%的精度（66mV），配合接收器50mV的静噪阈值，保证了信号电平不会误触保护；POR迟滞200mV与LDO负载瞬态响应（典型值50mV）之间的余量，防止了电源瞬态触发复位。
理解这些参数背后的物理意义和设计权衡，是进行系统级设计优化的基础。对于任何需要验证或修改TPS26750A配置的工程师而言，本文提供的数值解读可作为快速参考指南。
