基于Verilog-HDL的交通灯控制器设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： verilog hdl 交通灯控制器
上传时间： 2021-12-20
上传用户：zhanglei193
基于Verilog-HDL的DDS设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： Verilog-HDL dds hdl
上传时间： 2021-12-21
上传用户：
arduino pwm太阳能控制器（V 2.02）arduino pwm太阳能控制器（V 2.02）
上传时间： 2022-01-14
上传用户：zhaiyawei
高清电子书-Verilog HDL数字集成电路设计原理与应用 第2版
标签： verilog hdl 数字集成电路
上传时间： 2022-01-29
上传用户：
详细介绍了wd公司开源的risc-v core swe eh1,以及对risc-v做的贡献
标签： risc-v
上传时间： 2022-02-04
上传用户：
高清电子书-基于Verilog+HDL的通信系统设计334页
标签： verilog hdl 通信系统 FPGA
上传时间： 2022-02-16
上传用户：
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/CPLD向PC发送“21 EDA"//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/CPLD发送0-F的十六进制
标签： verilog hdl cpld 串口通讯 quartus
上传时间： 2022-02-18
上传用户：
XILINX大学合作教材-Verilog+HDL程序设计与实践
标签： xilinx Verilog HDL
上传时间： 2022-03-28
上传用户：
基于verilog HDL的状态机8位流水灯.适合感兴趣的人学习参考
标签： verilog hdl 流水灯
上传时间： 2022-04-23
上传用户：trh505
Verilog HDL 自动售票机的实现，适合感兴趣的学习者学习.
标签： Verilog HDL 自动售票机
上传时间： 2022-04-27
上传用户：
