异步串行通信Uart接口设计，Verilog HDL程序，嵌入式必备哦
上传时间： 2016-06-23
上传用户：qb1993225
uart 的波特率发生器设计，以40MHz主频率要产生9600Hz波特率
上传时间： 2013-12-23
上传用户：thuyenvinh
UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0（内有数据）则便要开始进行数据串行传输，传出数据为8位，连同启动信号“0”共需9位的发送计数，以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节，同时令起始信号为0，送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端，并令Treg[]作算术右移运算，依次将Treg[]的D7-D0通过D0移到TxD端输出，直到第9位时停止移位，并将停止位TxD=0发送而结束一个8位数据的发送。
上传时间： 2016-06-23
上传用户：kristycreasy
i got the PSK.m in the mathworks hope you will like it.
上传时间： 2014-01-11
上传用户：BIBI
stc12 AD UART demo代码
上传时间： 2016-06-24
上传用户：pinksun9
这个是UART的控制器，已经跑通过，分4个模块，波特率生成、发送、接收和fifo,可供初学者参考
上传时间： 2016-06-25
上传用户：s363994250
verilog设计的UART事例，适合于初学者
上传时间： 2016-06-26
上传用户：aeiouetla
有限期作业安排问题”描述如下:有n个任务J1,J2,...,Jn,每个任务Ji都有一个完成期限di,若任务Ji在它的期限di内完成,则可以获利Ci(1[i[n) 问如何安排使得总的收益最大(假设完成每一个任务所需时间均为一个单位时间).这个问题适合用贪心算法来解决,贪心算法的出发点是每一次都选择利润大的任务来完成以期得到最多的收益 但是对于本问题由于每一个任务都有一个完成的期限,因此在任务安排过程中除了考虑利润Ci外,还要考虑期限di.
上传时间： 2016-06-27
上传用户：s363994250
EASYARM2200平台 ADS1.2编译 功能：LED显示控制。 * 通过I/O模拟同步串口与74HC595进行连接，控制74HC595驱动LED显示。 * 说明：将跳线器JP8短接。
上传时间： 2014-01-15
上传用户：思琦琦
Description: This program demonstrates a half-duplex 9600-baud UART using // Timer_A3 using no XTAL and an external resistor for DCO ROSC. DCO used for // TACLK UART baud generation. The program will wait in LPM4, echoing back // a received character using 8N1 protocol. On valid RX character, the // character is echoed back. // Using a 100k resistor on ROSC, with default DCO setting, set DCOCLK ~ 2MHz. // ACLK = n/a, MCLK = SMCLK ~2MHz DCOCLK
标签： using demonstrates Description half-duplex
上传时间： 2014-01-14
上传用户：cuiyashuo
