Verilog作业 ：自己写的源码输入
Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。...
synplify技术资料
📦 资源总数：69
💻 源代码：1914
🔌 电路图：4
📚 synplify全部资料 (69个)
In this paper, a new method is introduced to implement chaotic generators based on the Henon map and
In this paper, a new method is introduced to implement chaotic generators based on the Henon map and...
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar....
Cadence Allegro 16.6 软件安装包
Cadence Allegro是一款专业的PCB设计软件，是世界上最大的电子设计技术和配套服务的 EDA 供货商之一，在EDA工具中属于高端的PCB设计软件，它的知名度在全球电子设计行业领域内如雷贯耳...
Cadence Allegro 17.0 软件安装包
Cadence Allegro是一款专业的PCB设计软件，是世界上最大的电子设计技术和配套服务的 EDA 供货商之一，在EDA工具中属于高端的PCB设计软件，它的知名度在全球电子设计行业领域内如雷贯耳...
Cadence Allegro 17.2 软件安装包
Cadence Allegro是一款专业的PCB设计软件，是世界上最大的电子设计技术和配套服务的 EDA 供货商之一，在EDA工具中属于高端的PCB设计软件，它的知名度在全球电子设计行业领域内如雷贯耳...
Cadence Allegro 17.4 软件安装包
Cadence Allegro是一款专业的PCB设计软件，是世界上最大的电子设计技术和配套服务的 EDA 供货商之一，在EDA工具中属于高端的PCB设计软件，它的知名度在全球电子设计行业领域内如雷贯耳...
华为FPGA设计全套，17份精华资料整理，全网最全！
华为硬件工程师手册目前最全版本（159页) -2019-11-13 16:37 华为大规模逻辑电路设计指导书 -2019-11-13 16:37 华为同步电路设计规范（密码：openfree） -20...
INDENTIFY 1.1.60
Synplicity公司最新推出的一种验证工具，可以在FPGA工作时查看实际的节点信号，甚至可以像调试单片机一样，在HDL代码中设断点indentify是集成在synplify软件中的，你安装synp...