通用阵列逻辑GAL实现基本门电路的设计
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌...
synplify技术资料
📦 资源总数：69
💻 源代码：1914
📚 synplify全部资料 (69个)
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k...
波形发生器
波形发生器，带TESTBENCH， 多平台 -- the design makes use of the new shift operators available in the VHDL-93 ...
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit...
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过...
如题
如题，synplify8.62的破解，很好用，比较新的synplify版本。...
A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真
A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真，并可以用synplify进行综合。...
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。...
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢...
检测上升沿的verilog程序
检测上升沿的verilog程序，有验证程序，可用synplify验证...