虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真

A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真

  • 资源大小:220 K
  • 上传时间: 2014-06-27
  • 上传用户:a195767236
  • 资源积分:2 下载积分
  • 标      签: Relatively ModelSim Simple RISC

资 源 简 介

A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真,并可以用synplify进行综合。

相 关 资 源