This document provides general hardware and layoutconsiderations and guidelines for hardware engineersimplementing a DDR3 memory subsystem.The rules and recommendations in this document serve as aninitial baseline for board designers to begin their specificimplementations, such as fly-by memory topology.
标签： ddr3
上传时间： 2021-11-21
上传用户：
This reference manual targets application developers. It provides complete information onhow to use the STM32F051x6 and STM32F051x8 microcontroller memory and peripherals.The STM32F051x6 and STM32F051x8 will be referred to as STM32F051xx throughout thedocument, unless otherwise specified.
标签： stm32
上传时间： 2021-12-02
上传用户：
中通台达plc DVP 系列 PLC Link 功能应用说明
标签： PLC
上传时间： 2021-12-06
上传用户：18656002513
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
黑金CYCLONE4 EP4CE6F17C8 FPGA开发板ALTIUM设计硬件工程（原理图+PCB+AD集成封装库）,Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。集成封装器件型号列表：Library Component Count : 50Name Description----------------------------------------------------------------------------------------------------1117-3.3 24LC04B_0 4148 BAV99 CAP NP_Dup2CAP NP_Dup2_1 CAP NP_Dup2_2CP2102_0 C_Dup1 C_Dup1_1C_Dup2 C_Dup3 C_Dup4 C_Dup4_1 Circuit Breaker Circuit BreakerConnector 15 Receptacle Assembly, 15-Pin, Sim Line ConnectorDS1302_8SO EC EP4CE6F17C8 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeEP4CE6F17C8_1 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeFuse 2 FuseHEX6HY57651620/SO_0 Header 2 Header, 2-PinHeader 9X2 Header, 9-Pin, Dual rowINDUCTOR JTAG-10_Dup1 KEYB LED LED_Dup1 M25P16-VMN3PB 16 Mb (x1) Automotive Serial NOR Flash Memory, 75 MHz, 2.7 to 3.6 V, 8-pin SO8 Narrow (MN), TubeMHDR2X20 Header, 20-Pin, Dual rowMiniUSBB OSCPNP R RESISTOR RN RN_Dup1 R_Dup1 R_Dup2 R_Dup3 R_Dup5R_Dup6 SD SPEAKERSRV05-4SW KEY-DPDT ZTAbattery
标签： 黑金 cyclone4 ep4ce6f17c8 fpga
上传时间： 2021-12-22
上传用户：
Molex SD Memory Card Sockets datasheet,包含尺寸信息，PCB PATTERN LAYOUT
标签： molex
上传时间： 2022-01-30
上传用户：shjgzh
有客户反映在用ST-Link调试、下载ST8S系列单片机程序的时候出现了问题， 同一块板子在二十几天前调试均正常，现在重新修改就下载不进去，无法调试。
上传时间： 2022-02-21
上传用户：
某客户工程师在某型号新产品的设计中，使用了STM32F103VDT6。据其工程师讲述：在其产品设计中，为 STM32 预留了 JTAG 调试接口。然而，在软件调试时却发现调试器与器件连接失败。所使用的调试器为 ST-Link，通过在开发板测试，确认其功能完好。对 PCB 及电缆做相关的测试，确认 JTAG 的相关信号（TCK、TMS、TDO、TDI、TRST）及电源、地连通完好，并且没有线间短路现象。
标签： jtag
上传时间： 2022-02-22
上传用户：jason_vip1
某客户在其产品的设计中，使用了STM32F411。由于产品外观的要求，无法在外部对BOOT 脚进行控制，而且外观上只有USB 接口是留在外边的，需要使用USB DFU 进行升级。而且USB接口只用于代码升级，没有其他功能，所以客户不想去碰USB 代码，希望能够直接使用System Memory 中的Bootloader 进行代码升级。
标签： 存储器 bootloader
上传时间： 2022-02-22
上传用户：aben
部分STM32 是具有空片检测功能的，以便直接进入System Memory 中执行Bootloader，方便通过某些个外设来直接进行编程。比如STM32L011xx、STM32L021xx、STM32F04x和STM32F09x。有看过《STM32F091 空片使用System Bootloader下载代码》和《STM32L011x 和STM32L021x启动模式注意事项》的都知道这个功能。
上传时间： 2022-02-22
上传用户：
