第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog hDl设计方法概述 第三章 Verilog hDl的基本语法 第四章 不同抽象级别的Verilog hDl模型 第五章 基本运算逻辑和它们的Verilog hDl模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog hDl
上传时间： 2016-02-08
上传用户：ardager
非常号的Verilog hDl教学源码，大家多
上传时间： 2014-01-06
上传用户：plsee
Verilog hDl 高级数字设计源码 _chapter4
上传时间： 2014-01-03
上传用户：cooran
Verilog hDl 高级数字设计源码 _chapter5
上传时间： 2013-12-26
上传用户：agent
VeriloghDl_advanced_digital_design_code_Ch6 Verilog hDl 高级数字设计源码ch6
标签： VeriloghDl_advanced_digital_desig n_code_Ch Verilog hDl
上传时间： 2016-02-12
上传用户：lmeeworm
VeriloghDl_advanced_digital_design_code_Ch7 Verilog hDl 高级数字设计 源码ch7
标签： VeriloghDl_advanced_digital_desig n_code_Ch Verilog hDl
上传时间： 2013-12-23
上传用户：ghostparker
实现简单的UART功能,在QUARTUS4.0下编译通过,采用VERILOG hDl编写.
上传时间： 2013-12-18
上传用户：hfmm633
用verilog hDl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了
上传时间： 2013-12-20
上传用户：fhzm5658
Generic FIFO, writen in verilog hDl
标签： Generic verilog writen FIFO
上传时间： 2016-02-18
上传用户：zwei41
Design and Test_Verilog hDl——EDA先锋工作室《设计与验证—Verilog hDl》配书源代码，很多使用的实例，并有说明，是学习Verilog 不可多得的好资料。
标签： Test_Verilog hDl Verilog Design
上传时间： 2016-02-18
上传用户：youlongjian0
